亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

配置向

  • Cisco路由器配置疑難解析-14.3M-PDF.zip

    專輯類-網絡及電腦相關專輯-114冊-4.31G Cisco路由器配置疑難解析-14.3M-PDF.zip

    標簽: Cisco M-PDF 14.3 zip

    上傳時間: 2013-04-24

    上傳用戶:bibirnovis

  • 高壓開關柜中三維電場的計算與分析.rar

    隨著我國電力系統不斷發展,高壓開關柜以其結構簡單、維護工作量小、適合于頻繁操作等特點,受到廣大用戶歡迎,并成為高壓開關向無油化發展的一大主流。近年來,隨著電力系統不斷向大容量、高電壓、小型化發展,40.5kV高壓開關柜在電力系統中也得到普遍的采用。絕緣問題是電力設備穩定、可靠運行的重要影響因素之一,并且絕緣也是高壓電器設備中的薄弱環節,高壓開關柜故障中很大一部分就是由于絕緣破壞而造成的。因此如何能夠合理的配置母線、真空斷路器及其它電器元件,得到較佳的絕緣配合和設計,達到具有高度可靠的絕緣性能,保證高壓開關柜在配電系統中安全運行,且有較小的安裝空間,是開關柜設計中一個值得研究的重要問題。 在計算機模擬電場分布的求解中,有限元方法以其剖分簡便易行、可適用于多種介質和較高的計算效率,已成為電磁場問題求解的主要方法之一。ANSYS是有限元計算方法的代表軟件,通過對模型特征參數化,使用用戶參數化設計語言(APDL),可以進一步提高分析效率,使得整個分析過程自動、通用。 本文從實際產品設計入手,根據開關柜的結構特點,建立了三維電場數值計算模型,在滿足技術條件要求的基礎上,通過采用電場的數值仿真分析及相應實驗研究,描述了40.5kv高壓開關柜配電系統接地開關相間及接地柜中全場域電場分布情況,確定了接地開關在不同情況下的電場分布、變化情況,通過理論的計算和分析,對產品的絕緣進行了校核與驗證,進而得到合理的布置結構和達到最佳的絕緣配合,為實際產品的開發和設計提供了理論依據。

    標簽: 高壓開關柜 電場

    上傳時間: 2013-07-27

    上傳用戶:sy_jiadeyi

  • 單相非隔離型光伏并網逆變器的研究.rar

    在能源枯竭與環境污染問題日益嚴重的今天,新能源的開發與利用愈來愈受到重視。太陽能是當前世界上最清潔、最現實、最有大規模開發利用前景的可再生能源之一。其中太陽能光伏利用受到世界各國的普遍關注。而太陽能光伏并網發電是太陽能光伏利用的主要發展趨勢,必將得到快速的發展。在并網型光伏發電系統中,逆變器是系統中最末一級或唯一一級能量變換裝置,其效率的高低、可靠性的好壞將直接影響整個并網型系統的性能和投資。按照不同的標準光伏并網逆變器的拓撲結構分為很多種,本文主要研究單相非隔離型光伏并網逆變器。 文章首先概述了光伏并網系統的發展情況并分析了當前國際金融危機對光伏產業的影響。其次,分析了當前國際市場上主要的光伏逆變器產品的特點,概括了光伏并網系統中光伏陣列的配置。隨后,本文以單相全橋拓撲為模型分析了非隔離型并網系統在采用不同的PWM調制策略下的共模電流,指出了抑制共模電流需滿足的條件。對于全橋和半橋拓撲,分析了不同的濾波方式對共模電流抑制的影響。總結了能夠抑制共模電流的實用電路拓撲并提出了一種能夠抑制共模電流的新拓撲。對不同拓撲的損耗情況在文章中進行了比較。 對于非隔離型并網系統中的逆變器易向電網注入直流分量的問題,首先分析了直流分量產生的原因及其導致變壓器產生的直流偏磁飽和現象。在此基礎上,總結了抑制直流分量的方法,指出了半橋拓撲能夠抑制直流分量。對于并網電流的控制,工程上通常采用比例積分控制器,而比例積分控制器在理論上無法實現無靜差控制,因此,本文對能夠實現無靜差控制的比例諧振控制器進行了簡要分析。最后,在非隔離型1.5kW實驗平臺上對共模電流和直流分量的抑制方法進行了驗證。

    標簽: 單相 光伏并網 非隔離型

    上傳時間: 2013-07-30

    上傳用戶:科學怪人

  • 模塊化UPS并聯及控制技術研究.rar

    隨著用戶對供電質量要求的進一步提高,模塊化UPS 并聯系統獲得了越來越廣泛的應用。本文以模塊化UPS為研究對象,根據電路結構,將其分為直流部分模塊化和交流部分模塊化分別進行討論。整流環節對Boost-PFC 電路進行并聯控制,實現直流部分的模塊化;逆變環節在瞬時電壓PID 控制的基礎上,引入了瞬時均流的并聯控制策略,實現交流部分的模塊化。 介紹了有源功率因數校正技術的基本原理和控制思路,分析了單管雙Boost-PFC電路的工作過程,并將其簡化等效成常規的Boost 電路進行分析和控制。根據控制系統的結構,分別對電流控制環和電壓控制環進行了分析,得出了電感電流主要受電流指令的影響,而輸入輸出電壓差的影響則相對比較小;輸出電壓主要受參考給定指令電壓、緩啟給定指令電壓以及輸出電流等因素的影響。根據電流環和電壓環的解析表達式,給出了并聯控制的方法及原理。 對單相電路、三相電路以及多模塊并聯電路分別進行了仿真驗證,對多模塊的并聯系統進行了實驗驗證。建立了單相逆變器的數學模型,并加入PID 控制器,得到了輸出電壓的解析表達式,得出逆變器輸出電壓與參考給定電壓和輸出電流有關。利用極點配置的方法得到了模擬域PID 控制器參數的計算公式,并采用后向差分法,將其轉換到數字域,得到了數字PID 控制器參數與模擬域參數的換算關系。通過實驗測試和曲線擬合的辦法,得到了實際逆變器的電路參數。通過對所設計的數字PID 控制器進行仿真和實驗,驗證了理論分析和計算。建立了PID 電壓閉環的多逆變器并聯系統數學模型,分析得出并聯系統的輸出電壓主要由系統中各模塊的平均給定電壓決定,同時也受較高次的輸出諧波電流影響,受輸出基波電流影響相對較小;環流主要受模塊的給定電壓與系統平均給定電壓的偏差影響。針對環流產生的原因,提出了一種瞬時均流控制策略來減小系統環流對給定電壓偏差的增益,從而達到瞬時均流的目的。 對兩逆變模塊并聯的系統在各種工況下進行了仿真和實驗,驗證了理論分析的正確性和這種瞬時均流控制策略的可行性。

    標簽: UPS 模塊化 并聯

    上傳時間: 2013-04-24

    上傳用戶:ggwz258

  • 基于FPGA的數字視頻偵察監控系統設計.rar

    數字視頻監控技術無論是在軍事領域還是在民用領域,都有著重要的作用和廣泛的應用市場及前景。迫切的軍用和民用需求,推動著視頻監控技術持續而迅猛的發展。為了提高監控視頻的圖像質量,使設備小型化,以便能滿足各種條件下的適用場合,目前基于FPGA的數字視頻偵察監控系統已成為一種主流的解決方案。 本文設計了一種可以在戰場上使用的數字視頻偵察監控系統。該系統配備了12路攝像頭,當偵察車或者裝甲車在向前進的時候,可以做到對周圍的環境全方位的偵察監控,從而對判斷戰場的情況起到了巨大的作用。 本文首先介紹了數字視頻監控技術的發展與現狀,視頻數據的產生以及接收特性和FPGA技術的基本概念,在此基礎上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理,分析了采用FPGA實現整個系統的可能性。接著,在充分考慮了要求達到的標準以后,選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應用于硬件電路設計。然后設計出電路原理圖以及PCB版圖。最后,根據系統工作要求,本文設計了FPGA系統中的片內邏輯模塊,包括視頻采集緩沖異步FIFO(先進先出)模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎上完成了系統軟硬件調試,最終成功的實現了12路攝像頭的切換顯示和對周圍環境的全方位監控,達到了預定的設計目標。

    標簽: FPGA 數字視頻 監控

    上傳時間: 2013-07-30

    上傳用戶:yw14205

  • TCN多功能車輛通信總線的FPGA設計.rar

    隨著列車自動化控制和現場總線技術的發展,基于分布式控制系統的列車通信網絡技術TCN(IEC-61375)在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB,其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信,MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢,分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC,用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中,在FPGA芯片中主要采用自頂向下的設計方法,RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能,包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上,完成了驅動和上層應用程序,包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性,在設計的硬件平臺基礎上,搭建了MVB通信網絡的最小系統,對網絡進行系統功能測試。測試結果表明:設計方案正確,達到了設計的預期要求。

    標簽: FPGA TCN 多功能

    上傳時間: 2013-08-03

    上傳用戶:bruce5996

  • DDR2控制器IP的設計與FPGA實現.rar

    DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外,大量的嵌入式系統也紛紛采用DDR2內存,越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此,設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上,設計出DDR2控制器的整體架構,采用自項向下的設計方法和模塊化的思想,將DDR2控制器劃分為若干模塊,并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題,對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上,設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺,針對設計的具體功能進行仿真驗證,并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是: 1.支持數字PHY電路,不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口,節約了設計成本,縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來,簡化了具體操作。 3.支持多個DDR2存儲芯片,使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術,充分發揮DDR2內存的特性。 5.自動DDR2刷新控制,方便用戶對DDR2內存的控制。

    標簽: DDR2 FPGA 控制器

    上傳時間: 2013-06-10

    上傳用戶:ynzfm

  • 基于USB2.0的FPGA配置接口及實驗開發評估板設計與實現.rar

    信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。

    標簽: FPGA USB 2.0

    上傳時間: 2013-04-24

    上傳用戶:lingduhanya

  • 基于CPLD/FPGA的IP核設計

    本文介紹了一個基于CPLD/FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發展趨勢的基礎上,探討了知識產權復用理念,MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD/FPGA的使用現狀,引出了在CPLD/FPGA上開發嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發一個基于CPLD/FPGA的USBIP模塊,實現開發板與PC機之間的USB通信。設計過程首先進行硬件設計,在FPGA開發板上開發擴展板;其次用ISE開發軟件進行FPGA數字化設計;在軟件開發完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發板上,實現FPGA開發板與PC機之間的通信。 該設計具有很高的實用性,它進一步擴大了可編程芯片的領地,將復雜專有芯片擠向高端和超復雜應用;它使得IP資源復用理念得到更普遍的應用;為基于FPGA的嵌入式系統設計提供了廣闊的思路。

    標簽: CPLD FPGA IP核

    上傳時間: 2013-07-05

    上傳用戶:隱界最新

  • 基于FPGA的前向糾錯算法和電路設計

    本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.

    標簽: FPGA 前向糾錯 算法 電路設計

    上傳時間: 2013-04-24

    上傳用戶:duoshen1989

主站蜘蛛池模板: 石城县| 秦安县| 留坝县| 芜湖县| 铜山县| 旌德县| 永靖县| 迁西县| 两当县| 乌拉特中旗| 新绛县| 木兰县| 子长县| 黔西| 华亭县| 美姑县| 蚌埠市| 宜丰县| 日喀则市| 洛浦县| 东宁县| 锡林郭勒盟| 平和县| 兴业县| 红河县| 乐都县| 万全县| 五莲县| 古丈县| 分宜县| 普洱| 阳新县| 兴和县| 台北县| 河南省| 清涧县| 吴忠市| 兴宁市| 屏山县| 永善县| 永寿县|