尤物在线网址,性国产高清在线观看,亚洲一区国产视频

配置向

基于IEEE80211a的OFDM基帶傳輸系統的研究及其部分模塊的FPGA實現

IEEE802旗下的無線網絡協議引領了無線網絡領域的新革命，其不斷提升的速度優勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術所起的作用不可小覷。隨著FPGA、信號處理和通信技術的發展，OFDM的應用得到了長足的進步。在此情況下，以OFDM技術為核心實現數據傳輸的原型機系統顯得應情應景而且必要。本課題在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶傳輸的系統實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統功能模塊的FPGA實現過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進行了詳細設計，通過采用雙端口RAM、流水、乒乓結構等處理實現高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現結構并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當；通過對Viterbi算法進行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設計和實現。最后根據系統所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設計和PCB設計。本文首先以無線局域網和IEEE802無線網絡家族引出OFDM技術發展、研究價值及OFDM的優缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標準的同時給出了本原型機系統的總體設計方案，并從硬件語言設計和FPGA硬件原理設計兩方面給出了該系統的詳細設計。隨著OFDM技術的普及以及未來通信技術對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統的原型設計和實現具有一定的參考價值。

標簽： 80211a 80211 IEEE FPGA

上傳時間： 2013-07-13

上傳用戶：遠遠ssad
1553B總線接口技術研究及實現

本文在深入研究MIL-STD-1553B總線傳輸協議以及國外協議芯片設計方法的基礎上，結合目前較流行的EDA技術，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協議設計實現，并自行設計實驗板將所做的設計進行了驗證。論文從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出基于FPGA的總線接口協議設計的總體方案，并根據功能的需求完成了模塊化設計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監視器(MT)三種類型終端設計，詳細給出其設計邏輯框圖、引腳說明及關鍵模塊的仿真結果，最終通過工作方式選擇信號以及其它控制信號將三種終端結合起來以達到通用接口的功能。本設計使用硬件描述語言(VHDL)進行描述，在此基礎上使用Xilinx專用開發工具對設計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現。文章最后通過自行搭建的硬件平臺對所做的設計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數據的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統的硬件測試。測試結果表明本文的設計方案是合理、可行的。

標簽： 1553B 總線接口技術研究

上傳時間： 2013-08-03

上傳用戶：kennyplds
基于FPGA的數字下變頻器

本文設計和實現了基于FPGA的數字下變頻器DDC，用于寬帶數字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現這些功能模塊并組成模塊庫。在具體應用時，優化配置各個模塊來滿足具體無線通信系統性能的要求。這樣做比傳統ASIC數字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。首先闡述了軟件無線電中關鍵的數字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現了實際電路并應用于工程項目中。

標簽： FPGA 數字下變頻

上傳時間： 2013-08-05

上傳用戶：lishuoshi1996
基于FPGA的圖像增強技術研究

圖像增強技術是數字圖像處理領域中的一項重要內容，隨著數字圖像處理應用領域的不斷擴大，快速、實時圖像處理技術成為研究的熱點。超大規模集成電路技術的飛速發展為數字圖像實時處理技術提供了硬件基礎，尤其是FPGA(Field Programmable Gate Array，現場可編程門陣列)憑借其高速并行、可重配置的架構和基于查找表的獨特結構等優點使得在數字信號處理領域的應用持續上升。國內外，越來越多的實時圖像處理應用逐漸轉向FPGA平臺。本文基于FPGA的圖像增強技術研究主要是針對空間域方法，這種方法是指在空間域內直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現。FPGA可以靈活地實現并行、實時處理圖像數據，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統設計。該系統采用SOPC技術，完成圖像增強處理。文中給出了系統設計思路，并分析了該系統的結構及功能實現，說明了系統實現過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設計方法構造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設計優化、仿真，在生成系統配置文件后加載到FPGA上進行板級調試。完成了基于FPGA的圖像增強算法模塊的設計，重點設計實現了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設計實現，采用FPGA完成了對圖像增強算法的硬件加速。

標簽： FPGA 圖像增強技術研究

上傳時間： 2013-06-16

上傳用戶：songrui
基于FPGA和PCI接口圖像采集壓縮卡

隨著數字圖像處理的應用領域不斷擴大，實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其在圖像采集和處理方面的應用顯得更加經濟、靈活、方便。本文設計了一種以FPGA為工作核心，并實現了PCI接口的圖像采集壓縮系統。整個系統采用了自頂向下的設計方案，先把系統分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設計各個大模塊中的子模塊。首先，利用FPGA對專用視頻轉換器SAA7111A進行控制，因為SAA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設計圖像采集模塊、讀/寫數據模塊、總線管理模塊等，實現把標準的模擬視頻信號轉換成數字視頻信號并采集的功能。其次，在了解PCI規范的前提下，深入地分析了PCI時序和地址配置空間等，設計了簡化邏輯的狀態機，并用VHDL硬件描述語言設計了程序，完成了簡化邏輯的PCI接口設計在FPGA芯片內部的實現，達到了一33MHz、32位數據寬度、支持猝發傳輸的PCI從設備模塊的接口功能，與傳統的使用PCI專用接口芯片來實現的PCI接口比較來看，更加節約了系統的邏輯資源，降低了成本，增加了設計的靈活性。再次，設計了WINDOWS下對PCI接口的驅動程序。驅動程序可以選擇不同的方法來完成，當然每個方法都有自己的特點，對幾種主要設計驅動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設計、系統端口和內存映射的設計、中斷服務的設計等，用VC++語言編寫了驅動程序。最后，考慮到增加系統的實用性和完備性，還填加設計了圖像的壓縮部分。這部分需要完成的工作是在上述系統完成后，再額外地把采集來的視頻數據通過另一路數據通道按照一定的格式壓縮后存儲到硬盤中。本系統中，這部分設計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設計了IDE硬盤接口，使壓縮后的數據存儲到硬盤中。

標簽： FPGA PCI 接口圖像采集

上傳時間： 2013-06-01

上傳用戶：程嬰sky
FPGA局部動態可重配置的研究

FPGA作為近年來集成電路發展中最快的分支之一，有關它的研究和應用得到了迅速的發展。傳統的FPGA采用靜態配置的方法，所以在它的應用生命周期中，它的功能就不能夠再改變，除非重新配置。動態重配置系統在系統工作的過程中改變FPGA的結構，包括全局重配置和局部重配置。其中的局部動態重配置系統有著ASIC以及靜態配置FPGA無法比擬的優勢。而隨著支持局部位流配置以及動態配置的商用FPGA的推出，使對局部動態重配置系統和應用的研究有了最基本的硬件支撐條件。而Internet作為無比強大的網絡已經滲入到各種應用領域之中。本文首先提出了一個完整的基于Internet的FPGA局部動態可重配置系統的方案。然后針對方案的各個組成部分，分別進行了描述。首先是介紹了FPGA的基本概況，包括它的發展歷史、結構、應用領域、發展趨勢等。然后介紹了對一個包含局部動態重配置模塊的FPGA系統的設計過程，包括重配置模塊的定義、設計的流程、局部位流的產生等。接下來對．FPGA的配置方法以及配置解決方案進行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態配置，另外一些可以用于動態局部配置，．以及作為一個系統的配置解決方案。最后系統要求從Internet服務器上下載重配置模塊的位流并且完成對FPGA的配置，根據這個要求，我們設計了相應的嵌入式解決方案，包括如何設計一個基于VxWorks的嵌入式應用軟件實現FTP功能，并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對FPGA的局部配置。

標簽： FPGA 局部動態可重配置

上傳時間： 2013-04-24

上傳用戶：william345
基于FPGA的PROFIBUSDP從站接口研究

PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。論文首先對PROFIBUS現場總線技術進行概述，主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。在硬件設計中，本文從PROFIBUS協議芯片SPC3實現的具體功能出發，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現。在軟件設計中，詳細介紹了通信接口的軟件設計實現，包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態軟件，組建系統進行通訊測試，得到良好結果。

標簽： PROFIBUSDP FPGA 接口

上傳時間： 2013-05-25

上傳用戶：xwd2010
stm8系列SPI通信配置及操作流程

stm8 spi使用說明，講述stm8系列單片機的SPI通信配置及操作流程-stm8 spi instructions for use, about stm8 MCU SPI communication configuration and operational procedures

標簽： stm8 SPI 通信操作

上傳時間： 2013-07-16

上傳用戶：面具愛人丿
基于可重配置的OFDM基帶系統的FPGA設計

1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標準化的硬件單元連接構成硬件平臺，通過軟件加載實現各種無線通信功能。端到端重配置技術是在軟件無線電的基礎上發展起來的，該技術使通信系統不僅具有重配置的能力，還能提供一體化的重配置管理架構，實現聯合無線資源管理和網絡規劃。端到端重配置技術已經成為軟件無線電的發展趨勢。寬帶無線接入(BWA，BroadbandWirelessAccess)是當前通信界研究的熱點之一，而WiMax和WiFi是BWA中最熱門的兩個技術，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設計了基于其物理層標準的可重配置OFDM基帶系統。它們均采用正交頻分復用技術(OFDM，OrthogonalFrequencyDivisionMultiplexing)。本文研究了IEEE802.16-2004與IEEE802.11a物理層標準，結合Altera公司提供的FPGA開發工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統的FPGA設計。該設計中，對FPGA進行重新配置，實現了802.16-2004與802.11a兩種技術的完全重配置；通過選擇不同的參數來調用不同子模塊，實現802.16-2004與802.11a內部不同調制技術的局部重配置。該可重配置基帶系統核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運算，有利于FPGA實現；在802.16-2004系統中，選取了基于前導序列的符號同步算法，在FPGA中實現。最后使用開發軟件、綜合軟件以及仿真軟件分析了系統的性能并給出了系統的性能指標。

標簽： OFDM FPGA 可重配置基帶系統

上傳時間： 2013-05-19

上傳用戶：branblackson
神經網絡PID飛行控制算法的FPGA實現

神經網絡控制算法作為一種比較成熟的智能控制算法，在空空導彈的理論研究中也得到了很多應用，但它的實際應用通常是通過軟件實現的，而軟件實現是串行執行指令，運行速度慢，可靠性低，很難滿足實際導彈制導系統實時性的要求。控制算法硬件實現的最大特點就是可提高控制算法的實時運算速度和可靠性。本課題針對導彈制導系統，以FPGA為硬件平臺研究神經網絡控制算法的硬件實現。本文首先對BP神經網絡算法思想進行了深入分析，并對BP網絡的各個階段進行了理論推導，最后對BP神經網絡PID飛行控制算法進行了研究和總結，為硬件實現提供了理論基礎。基于對上述理論的深入研究和分析，本文提出了一種適合FPGA實現該神經網絡控制算法的硬件實現模型。在該模型中，神經網絡各層之間采用串行執行數據方式，層間則采用并行運行方式，可有效提高系統的運算速度。由于模塊化、層次化的自頂向下的模塊化設計方法可有效減少錯誤的產生，是設計復雜大規模系統的理想設計方法。本文采用了此設計方法，通過把系統模塊化，對各個子模塊分別用VHDL硬件描述語言進行描述，并基于QUARTUS II軟件開發平臺進行綜合和仿真，直到達到研究設計要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應用于某實際導彈控制系統的研究。理論分析和實驗結果表明該神經網絡飛行控制算法的FPGA硬件實現是有效可行的，可滿足系統實時性的要求，為制導系統的實際工程實現提供了基礎。

標簽： FPGA PID 神經網絡飛行控制

上傳時間： 2013-04-24

上傳用戶：冇尾飛鉈