PROFIBUS現(xiàn)場(chǎng)總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國(guó)內(nèi)對(duì)于PROFIBUS-DP的應(yīng)用和研究主要以西門(mén)子等國(guó)外大公司的成套設(shè)備為主，用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟，而自主開(kāi)發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對(duì)這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案，使具有RS-232接口的從站可以通過(guò)該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對(duì)PROFIBUS現(xiàn)場(chǎng)總線技術(shù)進(jìn)行概述，主要從現(xiàn)場(chǎng)總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對(duì)PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中，本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來(lái)的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門(mén)的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中，詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn)，包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫(xiě)等。 再通過(guò)Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進(jìn)行通訊測(cè)試，得到良好結(jié)果。
標(biāo)簽： PROFIBUSDP FPGA 接口
上傳時(shí)間： 2013-05-25
上傳用戶：xwd2010
回波抵消器在免提電話、無(wú)線產(chǎn)品、IP電話、ATM語(yǔ)音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語(yǔ)音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場(chǎng)合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要?，F(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試，各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國(guó)際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性，而實(shí)現(xiàn)現(xiàn)場(chǎng)設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測(cè)量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對(duì)象等多項(xiàng)技術(shù)，適用于所有通過(guò)支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來(lái)，占用最少的網(wǎng)絡(luò)和局部計(jì)算資源，在最好情況下能達(dá)到系統(tǒng)級(jí)的亞微級(jí)的同步精度。 基于PC機(jī)軟件的時(shí)鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級(jí)；基于嵌入式軟件的時(shí)鐘同步方法，將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層，其同步精度能夠達(dá)到微秒級(jí)。現(xiàn)場(chǎng)設(shè)備間微秒級(jí)的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對(duì)設(shè)備時(shí)鐘同步的要求，但是對(duì)于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來(lái)說(shuō)，這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級(jí)的同步精度。 本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法，以IEEE 1588作為時(shí)鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過(guò)準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段，相對(duì)于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步，并通過(guò)實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級(jí)的同步精度。
上傳時(shí)間： 2013-07-28
上傳用戶：heart520beat
書(shū)中以國(guó)家“3C”認(rèn)證為出發(fā)點(diǎn)，引出產(chǎn)品對(duì)電磁兼容的基本要求，給出相關(guān)產(chǎn)品所必須進(jìn)行的電磁兼容測(cè)試項(xiàng)目及所采用測(cè)試標(biāo)準(zhǔn)。本書(shū)無(wú)意成為現(xiàn)有標(biāo)準(zhǔn)的翻版，而希望成為讀者在學(xué)習(xí)、理解和掌握標(biāo)準(zhǔn)時(shí)的一種補(bǔ)充。為此，書(shū)中重點(diǎn)說(shuō)明每種試驗(yàn)的目的、作者對(duì)標(biāo)準(zhǔn)的理解、試驗(yàn)中對(duì)試驗(yàn)儀器的要求、必須有的試驗(yàn)配置、正確的試驗(yàn)方法和對(duì)標(biāo)準(zhǔn)的點(diǎn)評(píng)等。考慮到國(guó)內(nèi)眾多企業(yè)在開(kāi)展電磁兼容試驗(yàn)的同時(shí)，也在考慮試驗(yàn)場(chǎng)地的建設(shè)，為此本書(shū)也選編了部分這方面的內(nèi)容，說(shuō)明了各種場(chǎng)地的特點(diǎn)、主要技術(shù)指標(biāo)及選用中的注意事項(xiàng)。
標(biāo)簽： 3C認(rèn)證 電磁兼容測(cè)試
上傳時(shí)間： 2013-07-09
上傳用戶：gmh1314
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問(wèn)題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過(guò)FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
隨著微電子技術(shù)的高速發(fā)展，實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實(shí)時(shí)監(jiān)控圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時(shí)間： 2013-06-20
上傳用戶：wc412467303
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽： 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時(shí)間： 2013-05-30
上傳用戶：水瓶kmoon5
Protues使用總線方式畫(huà)電路的方法 使用教程 適合初級(jí)新手
上傳時(shí)間： 2013-05-24
上傳用戶：bcjtao
stm8 spi使用說(shuō)明，講述stm8系列單片機(jī)的SPI通信配置及操作流程-stm8 spi instructions for use, about stm8 MCU SPI communication configuration and operational procedures
上傳時(shí)間： 2013-07-16
上傳用戶：面具愛(ài)人丿
近年來(lái)，計(jì)算機(jī)圖形學(xué)應(yīng)用越來(lái)越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像，應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí)，由于圖形簡(jiǎn)單，因此可以利用CPU來(lái)運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來(lái)越復(fù)雜，這時(shí)如果單純依賴CPU來(lái)處理，不能達(dá)到實(shí)時(shí)的要求，因此需要專門(mén)的硬件來(lái)加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過(guò)由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對(duì)硬件開(kāi)發(fā)環(huán)境的需要。為了更好的對(duì)設(shè)計(jì)進(jìn)行更改和測(cè)試，不能僅僅用專門(mén)定制的方法來(lái)設(shè)計(jì)，需要其他的方：硬件描述語(yǔ)言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來(lái)提高圖形處理單元(GPU)處理速度的需求越來(lái)越普遍。自從15年前現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)開(kāi)始出現(xiàn)以來(lái)，其在可編程硬件領(lǐng)域所起的作用越來(lái)越大。它們?cè)谒俣?、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場(chǎng)合越來(lái)越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染，在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來(lái)幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來(lái)輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過(guò)在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來(lái)提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語(yǔ)言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì)，并發(fā)現(xiàn)問(wèn)題解決問(wèn)題。 本文主要特色如下： 1.針對(duì)幾何變換換子系統(tǒng)，提出一種硬件實(shí)現(xiàn)方案，該方案能對(duì)基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu)，用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來(lái)實(shí)現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對(duì)于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們?cè)赟utherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過(guò)去除冗余頂點(diǎn)以提高處理速度，同時(shí)利用編碼來(lái)判斷線段可見(jiàn)性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后，我們?cè)贔PGA上實(shí)現(xiàn)了幾何變換以及三維裁剪，并與C語(yǔ)言的模擬結(jié)果對(duì)比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行，滿足了圖形流水中的實(shí)時(shí)性要求。
上傳時(shí)間： 2013-04-24
上傳用戶：yerik
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
