亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

配置方法

  • 原理圖和pcb圖的漢化 方法

    原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化

    標簽: pcb 原理圖 漢化

    上傳時間: 2013-06-12

    上傳用戶:jjq719719

  • H264視頻編碼器幀內預測系統設計

    H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度,對于實時性要求較高的場合具有重大的意義。為此,論文在總結國內外相關研究的基礎上,針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點,提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。    論文在詳細闡述H.264幀內預測編碼技術的基礎上,分析了17種預測模式算法,通過Matlab仿真建模,直觀地給出了預測模式的預測效果,并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響,以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案,將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像,存入片外SDRAM中,控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中,采用一種并行結構的可配置處理單元,即先求和再移位最后限幅的電路結構,來計算各預測模式下的預測值,極大地減小了預測電路的復雜度。針對預測模式選擇算法,論文采用多模式并行運算的方法,即多個結構相同的殘差計算模塊,同時計算各種預測模式對應的SATD值,充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法,采用蝶形快速變換、流水線設計提高硬件的工作效率。最后,論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。    整個幀內預測系統被劃分成多個功能模塊,采用層次化、模塊化的設計思想,并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計,由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明,系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上,能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索,具有一定的實用價值。

    標簽: H264 視頻編碼器 幀內預測 系統設計

    上傳時間: 2013-07-21

    上傳用戶:ABCD_ABCD

  • ispLEVER Classic0

    在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產品系列提供全面生產支持的同時,ISE 12 版本作為業界唯一一款領域專用設計套件,不斷發展和演進,可以為邏輯、數字信號處理(DSP)、嵌入式處理以及系統級設計提供互操作性設計流程和工具配置。此外,賽靈思還在 ISE 12 套件中采用了大量軟件基礎架構,并改進了設計方法,從而不僅可縮短運行時間,提高系統集成度,而且還能在最新一代器件產品系列和目標設計平臺上擴展 IP 互操作性

    標簽: ispLEVER Classic0

    上傳時間: 2013-07-26

    上傳用戶:青春給了作業95

  • 可重構24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • 有線數字電視廣播系統信道編碼

    隨著數字電視全國范圍丌播時間表的臨近,數字電視技術得到很大發展,數字電視信號在信源基帶數據和信道傳輸等方面已經進一步標準化,數字電視傳播途徑也越來越廣,在衛星、地面及有線電視網中傳輸數字電視信號得到迅速發展。借著2008年奧運的東風,數字電視領域的應用研究方興未艾。 本課題目的是完成有線數字電視廣播系統的重要設備--調制器的設計和實現,核心器件選用FPGA芯片。系統硬件實現以國家標準GY/T 170-2001(有線數字電視廣播信道編碼與調制規范)為主要依據,以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相關開發板(ML402、ML506)為平臺,主要任務是基于相關標準對其實用技術進行研究和開發。完成了信道編碼和調制的模塊劃分、Verilog HLD程序的編寫(或IP核的調用)和仿真以及在板調試和聯調等工作,設計目的是在提高整個系統集成度的前提下實現多頻點調制。 本文在研究現有數字電視網絡技術和相關產品的基礎上,以國標GY/T170-2001為主要依據并參閱了其他的相關標準,提出了多頻點QAM調制器的實現方案。整個工作包括:模塊劃分,完成了基帶物理接口(輸入)、包頭反轉與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設計或模塊調用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調用)和仿真等工作;成功進行了開發板板級調試,調試的過程中充分利用Xilinx公司的開發板和調試軟件ChipScope,成功設計了驗證方案并進行了模塊驗證;最后進行了各模塊聯調工作,設計了系統驗證方案并成功完成對整個系統的驗證工作。 經測試表明,該系統主要性能達到國家相關標準GY/T 198-2003(有線數字電視廣播QAM調制器技術要求和測量方法)規定的技術指標,可以進入樣機試生產環節。

    標簽: 有線數字電視 廣播系統 信道編碼

    上傳時間: 2013-04-24

    上傳用戶:jiangfire

  • FPGA測試方法研究

    FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件,FPGA的出現使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短,并且節省了大量的開發成本。目前FPGA的功能越來越強大,滿足了目前集成電路發展的新需求,但是其結構同益復雜,規模也越來越大,內部資源的種類也R益豐富,但同時也給測試帶來了困難,FPGA的發展對測試的要求越來越高,對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計,通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程,使得開關盒布線資源測試時間和測試成本減少了99%以上,而且所增加的芯片面積僅僅在5%左右,增加的邏輯資源對FPGA芯片的使用不會造成任何影響,這種方案采用了小規模電路進行了驗證,取得了很好的結果,是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試,從FPGA最小的邏輯單元LC開始,首先得到一個LC的測試配置,再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置,并且采用陣列化的測試方案,同時測試芯片內部所有的邏輯單元,使得FPGA內部的邏輯資源得完全充分的測試,測試的故障覆蓋率可達100%,測試配置由配套編程工具產生,測試取得了完滿的結果。

    標簽: FPGA 測試 方法研究

    上傳時間: 2013-06-29

    上傳用戶:Thuan

  • FPGA結構和布局布線算法研究

    論文設計了一種FPGA結構描述方法,解決了FPGA建模問題。FPGA結構描述方法包含邏輯單元信息,互連線信息等10部分。當采用不同的FPGA芯片進行布局布線時,只需要使用結構描述方法重新定義這種FPGA芯片的結構,不需要改變布局布線工具。 為了配合FPGA編程下載,論文改進了劃分網表算法,能夠生成LUT配置信息文件。改進了布局布線算法,能夠支持更多的商用FPGA結構特征,開發的布局布線工具在可布通性上和VPR接近,布局階段能夠減少21%的邏輯單元交換次數,它在布局布線之后生成內部連接信息,布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持,可以生成位流文件下載到FPGA中。

    標簽: FPGA 布局布線 算法研究

    上傳時間: 2013-07-29

    上傳用戶:氣溫達上千萬的

  • orcad轉pads格式文件的技術及實現方法

    orcad轉pads格式文件的技術及實現方法

    標簽: orcad pads 格式文件 實現方法

    上傳時間: 2013-04-24

    上傳用戶:ouyangtongze

  • 無字庫12864液晶的驅動方法

    無字庫12864液晶的驅動方法,手把手教你寫12864的液晶顯示

    標簽: 12864 無字庫 液晶 驅動

    上傳時間: 2013-06-07

    上傳用戶:小草123

  • WINCC與S7200通訊方法

    WINCC與S7200通訊方法2011年5月15日 16:10:58

    標簽: WINCC S7200 通訊

    上傳時間: 2013-07-18

    上傳用戶:chenlong

主站蜘蛛池模板: 乌鲁木齐市| 台前县| 阳原县| 吴桥县| 澄江县| 西峡县| 湛江市| 阿克陶县| 荔浦县| 温州市| 英德市| 大宁县| 和田县| 平谷区| 襄城县| 朝阳市| 湖南省| 宽甸| 祥云县| 诸城市| 巴青县| 溆浦县| 达日县| 五莲县| 河源市| 永修县| 建瓯市| 大厂| 富阳市| 关岭| 商水县| 乌海市| 花莲县| 焉耆| 方城县| 东丰县| 宜川县| 牙克石市| 健康| 罗甸县| 通江县|