數字濾波作為數字信號處理技術的重要組成部分,廣泛應用于諸如信號分離、恢復、整形等多種場合中,本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據需要而自行構造邏輯功能的數字集成電路。本課題研究FIR的FPGA解決方案體現電子系統的微型化和單片化,主要完成的工作如下: (1)以FIR濾波器的基本理論為依據,研究適應工程實際的數字濾波器的設計方法: (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上,分析了利用FPGA特有的查找表結構完成這一運算的方法,從而解決了常系數乘法運算硬件實現的問題; (3)以—FIR低通濾波器為例說明FIR數字濾波器的具體實現方法,采用層次化、模塊化、參數化的設計思想,完成對整個FIR濾波器的功能模塊的劃分,以及各個功能模塊的具體設計; (4)設計參數可調的FIR低通濾波器的硬件電路:以EPFlK50TCl44-l為核心,包括A/D轉換電路、D/A轉換電路以及在系統配置電路等。以話音作為輸入信號,進行了實際濾波效果的測試。 實驗系統的測試結果表明,和傳統的數字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽:
FPGA
沖激響應
數字濾波器
上傳時間:
2013-07-19
上傳用戶:sjyy1001