<dl id="iwwgw"></dl>
用JBuilder開發的企業內部管理信息系統,采用三層構架模式,界面層,業務層,數據層各自獨立.
標簽： JBuilder 管理信息系統 構架 數據
上傳時間： 2015-04-11
上傳用戶：牛津鞋
HART協議由Rosemount公司開發且已向每個使用者開放HART協議采用標準的Bell 202頻移鍵控信號以1200波特通信以低電平加載于4mA~20mA模擬信號上，由于載波信號的平均值為零所以它對模擬信號沒有影響。
標簽： HART Rosemount Bell 1200
上傳用戶：duoshen1989
此設計采用Verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現
標簽： Verilog HDL 硬件語言設計 開發板
上傳用戶：myworkpost
采用Verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路
標簽： Verilog HDL 開發板 搶答器
上傳時間： 2013-12-21
上傳用戶：zgu489
開發系統上采用的時鐘信號的頻率是20MHz，可分別設計計數器對其計數，包括計秒、分、小時、日、周、月以及年等。在每一級上顯示輸出，這樣就構成了一個電子日歷和時鐘的模型。為了可以隨意調整計數值，還應包含設定計數初值的電路
標簽： MHz 20 開發系統 時鐘信號
上傳時間： 2014-07-30
上傳用戶：wlcaption
采用Verilog HDL設計，在Altera EP1S10S780C6開發板上實現 選取6MHz為基準頻率，演奏的是梁祝樂曲
標簽： Verilog HDL
上傳用戶：chongcongying
采用win32API用C++BUILDER實現的串口通信，可實現與一般通信設備的AT命令交互
標簽： BUILDER win API 32
上傳時間： 2013-12-25
上傳用戶：小儒尼尼奧
一個采用C/S結構的信息發布接收管理程序，相當于一個小型的新聞發布系統模型。
標簽： 信息發布 接收 程序
上傳時間： 2013-12-30
上傳用戶：zhoujunzhen
一個普通的個人簡歷模板,可以參考一下喔.
標簽： 模板
上傳時間： 2013-12-19
上傳用戶：123456wh
采用網格化GRIDDING算法對螺旋軌跡采集的MRI原始數據進行圖像重建。
標簽： GRIDDING MRI 網格化 算法
上傳時間： 2015-04-12
上傳用戶：hewenzhi
蟲蟲下載站版權所有 京ICP備2021023401號-1
