亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

采集算法

  • WiMAX網絡終端基帶算法與FPGA實現

    隨著全球經濟不斷增長和信息技術持續發展,越來越多用戶提出了對數據、語音和視訊等寬帶接入業務的需求。傳統的接入網技術己成為新一代寬帶通信網絡建設的瓶頸,通信網絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中,寬帶無線接入技術以其特有的優勢成為近年來通信技術市場的最大亮點。基于IEEE802.16e的WiMAX技術作為一種面向無線城域網(WMAN)的寬帶接入方案,正以其優異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網絡終端的設計,根據IEEE802.16e協議,物理層需要對收發信息進行編解碼、調制解調等的處理,其中包含很多運算密集的算法;這些處理有些適合硬件邏輯實現,有些適合數字信號處理器實現,所以設計采用了FPGAs+DSPs的實現方式。考慮對接收和發送數據的不同處理,在詳細分析上行和下行鏈路的工作過程的基礎上,對模塊的進行了詳細劃分,并對系統的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優缺點,并注意避免器件之間通信的復雜化,在滿足器件之間數據流量的同時,盡量使數據流向簡單化,避免了延時增加和接口帶寬調度的復雜化。最終整個設計完成完整的802.16e網絡終端的物理層基帶處理功能。

    標簽: WiMAX FPGA 網絡終端 基帶

    上傳時間: 2013-06-01

    上傳用戶:123456wh

  • AES加、解密算法的FPGA優化設計

    2000年10月2日,美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內,在信息安全中扮演重要角色。因此,對AES算法實現的研究就成為了國內外的熱點,會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題,在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上,對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為: 1.確定了實現方案以及關鍵技術,在比較了常用的結構后,采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構,并給出了總體的設計框圖。由于流水線結構不適用于反饋模式,為了達到較高的運算速度,該系統使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設計分別予以詳細分析,結合算法本身和FPGA的特點,采用查表法優化處理了字節代換運算,列混合運算和密鑰擴展運算。同時,考慮到應用環境的不同,本設計支持數據分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計; 3.利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結果,給出了各個模塊和整個設計的仿真測試結果; 4.和其他類似的設計做了橫向對比,得出結論:本設計在保證了速度的基礎上實現了資源和速度的均衡,在性能上具有較大的優勢。

    標簽: FPGA AES 解密 算法

    上傳時間: 2013-05-25

    上傳用戶:wcl168881111111

  • H.264幀內預測算法優化及幾個重要模塊的FPGA實現

    H.264作為新一代視頻編碼標準,相比上一代視頻編碼標準MPEG2,在相同畫質下,平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構,實現靈活性極大,其規定了三個檔次,每個檔次支持一組特定的編碼功能,并支持一類特定的應用,因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能,但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析,并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法,提高了幀內預測編碼的效率。在該算法下進行幀內預測時,為了得到一個宏塊的預測模式,需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度,本文改進了幀內預測模式選擇算法。實踐證明,在PSNR值的損失可以忽略不計的情況下,該算法相比原算法,幀內編碼時間平均節約60﹪以上,對編碼的實時性有較大幫助。 為了實現實時編碼,考慮到FPGA的高效運算速度和使用靈活性,本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構,并對影響編碼速度,且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真,并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中,進行了在線測試,驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進,算法實現簡單,對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試,這對H.264編碼器芯片的設計有著積極的借鑒性。

    標簽: FPGA 264 幀內預測 算法優化

    上傳時間: 2013-05-25

    上傳用戶:refent

  • 基于FPGA與USB2.0的數據采集系統設計

    本文從總體方案、硬件電路、軟件程序、性能測試等幾個方面詳細地闡述了基于FPGA與USB2.0的數據采集系統。采集系統選用高采樣率低噪聲的12位AD轉換芯片進行AD轉換電路設計;借助頻率高、內部時延小的FPGA芯片實現USB固件并以此控制USB接口芯片,通過乒乓的方式對采樣數據進行緩存,提高了系統數據吞吐能力;運用USB2.0標準的接口芯片為整個采集系統提供USB的通信能力。采用集成度較高的FPGA芯片作為系統控制核心,降低了設計難度,提高了系統穩定性,同時還減小了設備體積。

    標簽: FPGA 2.0 USB 數據采集

    上傳時間: 2013-04-24

    上傳用戶:xuanjie

  • 基于H.264的網絡視頻監控的FPGA實現研究

    隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。

    標簽: FPGA 264 網絡視頻監控 實現研究

    上傳時間: 2013-08-03

    上傳用戶:88mao

  • JPEG2000標準中算術編碼的FPGA設計與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準,其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜,圖像編碼過程占用了大量的處理器時間開銷和內存開銷,因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容,對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容,其一是JPEG2000算術編碼器算法的研究與硬件設計,其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程,之后采用有限狀態機和二級流水線技術,并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計,并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快,而且流水線短,硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中,首先結合率失真理論建立了算法的數學模型,并驗證了該算法的有效性,之后深入分析了該數學模型的實現流程,找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明,采用優化算法在增加少量系統資源的情況下使得計算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現,又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進行編碼,通過對該算法的仿真驗證,得出在固定碼率條件下新算法將產生更少的失真。

    標簽: JPEG 2000 FPGA 標準

    上傳時間: 2013-07-13

    上傳用戶:long14578

  • MPEG2圖像加密的FPGA實現

    本論文討論的是如何對符合DVB-T標準的數字圖像無線監控系統中的MPEG2圖像實現底層硬件的實時加/解密.數字圖像無線監控系統是某公司研發的符合DVB-T標準的實時圖像語音無線傳輸系統,通過對實時采集的圖像等信息的發射與接收實現對遠程現場的無線監控.為了保證圖像數據在傳輸中的保密性,設計了基于FPGA的實時MPEG2圖像加/解密系統.該系統由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發射機及接收機中的實時數據流的加/解密,該模塊是基于FPGA的,采用美國國家標準DES(Dara Encryption Standard)算法,實現了對MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產生、管理、控制、輸入等功能.本論文首先介紹了密碼學的基本知識及幾種典型的加密體制和算法.接著介紹了DVB-T數字廣播標準和數字圖像無線監控系統的原理和系統結構.然后對圖像加解密器的系統設計原理及實現做了詳細介紹.在此基礎上,介紹了FPGA中的加密算法的仿真及實現和密鑰管理模塊的實現.最后介紹了系統的硬件電路和整個系統的軟硬件調試.本人的工作主要包括:1.查閱資料,了解密碼學及DVB系統相關領域知識.2.根據項目要求設計基于FPGA的實時MPEG2圖像加/解密系統方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設計,并設計各個控制程序和驅動.4.設計系統原理圖及電路板,完成系統的軟硬件調試和與全系統的聯調.

    標簽: MPEG2 FPGA 圖像加密

    上傳時間: 2013-06-30

    上傳用戶:jiiszha

  • WCDMA多用戶檢測算法的研究和下行鏈路解復用技術的FPGA實現

    本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數學公式推導和結構框圖,并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統移動臺解復用技術的硬件實現,在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。

    標簽: WCDMA FPGA 多用戶檢測 下行鏈路

    上傳時間: 2013-07-29

    上傳用戶:jiangxin1234

  • WCDMA系統功率控制與發射分集算法FPGA實現研究

    該文為WCDMA系統功率控制環路與閉環發射分集算法FPGA實現研究.主要內容包括功率控制算法與閉環發射分集算法的分析與討論,在分析討論的基礎上進行了FPGA實現方案的設計以及系統的實現.另外在文中還介紹了可編程器件方面的常識、FPGA的設計流程以及同步電路設計方面的有關技術.

    標簽: WCDMA FPGA 功率控制

    上傳時間: 2013-05-18

    上傳用戶:shinnsiaolin

  • 采用FPGA實現信號處理算法的研究及實驗平臺的建立

    該文針對復雜信號實時處理的困難,提出了采用FPGA來實現信號處理的方法,并根據系統需要設計了一個嵌入式實驗平臺.根據FPGA實現信號處理的關鍵點:設計合理的FPGA結構,體現算法的并行性和流水性,論文著重分析了用FPGA實現陣列結構處理的具體方法和實現過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.

    標簽: FPGA 信號處理 法的研究 實驗

    上傳時間: 2013-04-24

    上傳用戶:1427796291

主站蜘蛛池模板: 通道| 广宁县| 芜湖市| 平阳县| 乌审旗| 左云县| 贵南县| 汉源县| 阿拉尔市| 邢台县| 耿马| 合江县| 英吉沙县| 金阳县| 禹城市| 凤翔县| 吴忠市| 鞍山市| 玛多县| 天台县| 昌宁县| 温宿县| 太白县| 子洲县| 桂阳县| 紫云| 永定县| 舞钢市| 城固县| 修水县| 阿城市| 田东县| 比如县| 来宾市| 靖安县| 南雄市| 德兴市| 肇庆市| 昭苏县| 衢州市| 凤城市|