提出通過對分塊圖像的DCT 系數(shù)進(jìn)行動態(tài)范圍壓縮來改進(jìn)傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結(jié)合灰度變換函數(shù)與JPEG 標(biāo)準(zhǔn)量化表重新設(shè)計了DCT 系數(shù)碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
本文研究了藍(lán)牙的跳頻算法，結(jié)合SystemView和Matlab兩種軟件，對其跳頻內(nèi)核進(jìn)行仿真和分析。同時，對一種特別用于藍(lán)牙的跳頻改進(jìn)方案——鏈路狀態(tài)歷史紀(jì)錄表的方法進(jìn)行研究。關(guān)鍵字： 藍(lán)牙
標(biāo)簽： 藍(lán)牙 技術(shù)研究 改進(jìn)算法 跳頻
上傳時間： 2013-07-06
上傳用戶：小草123
隨著微電子技術(shù)的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實時監(jiān)控圖像處理系統(tǒng)的設(shè)計方案，實現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時間： 2013-06-20
上傳用戶：wc412467303
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對比較簡單。相對于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實現(xiàn)中值濾波和邊緣檢測這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號轉(zhuǎn)換為模擬信號。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實現(xiàn)圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強(qiáng)算法也是在FPGA中實現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號
實時紅外圖像處理是紅外成像制導(dǎo)的關(guān)鍵技術(shù)。本課題來源于兵器工業(yè)部第209研究所承擔(dān)研制的紅外成像制導(dǎo)技術(shù)背景下的紅外圖像信息處理機(jī)項目。 本文在總結(jié)國內(nèi)外研究現(xiàn)狀的基礎(chǔ)上，做了大量紅外圖像信息處理系統(tǒng)硬件部分的設(shè)計工作。主要有以下幾點(diǎn)： 1．系統(tǒng)方案和總體結(jié)構(gòu)設(shè)計 在分析比較目前幾種主流系統(tǒng)方案后，將紅外圖像處理機(jī)設(shè)計成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作為系統(tǒng)高層算法處理的核心處理器，選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心，選用高速CPCI總線作為紅外圖像信息處理機(jī)與主機(jī)的通訊橋梁。 2．FPGA部分的設(shè)計是本課題的核心，對FPGA部分進(jìn)行了設(shè)計和調(diào)試 (1)圖像預(yù)處理模塊：FPGA負(fù)責(zé)系統(tǒng)的底層預(yù)處理算法和相應(yīng)控制。首先對采集來的圖像數(shù)據(jù)進(jìn)行中值濾波和直方圖統(tǒng)計，然后按照鏈路口(Linkport)的通信協(xié)議，將預(yù)處理后的圖像數(shù)據(jù)實時地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊：FPGA負(fù)責(zé)DSP與CPCI的接口，將DSP處理后的結(jié)果通過DSP-CPCI橋接模塊傳給主機(jī)。 聯(lián)調(diào)實驗測試表明，實時紅外圖像信息處理成功實現(xiàn)了對典型紅外目標(biāo)的檢測、識別和跟蹤，從而驗證系統(tǒng)核心FPGA部分的設(shè)計是成功的。
標(biāo)簽： DSPCPCI 圖像預(yù)處理 橋接設(shè)計
上傳時間： 2013-07-13
上傳用戶：gjzeus
由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點(diǎn)，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達(dá)、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號，經(jīng)過數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號才能進(jìn)入計算機(jī)或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專用的旋轉(zhuǎn)變壓器解碼芯片想達(dá)到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測量系統(tǒng)面臨的問題有：體積、重量、功耗偏大，調(diào)試、誤差補(bǔ)償試驗復(fù)雜，費(fèi)用較高。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計的系統(tǒng)中，通過FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵信號，再控制A/D轉(zhuǎn)換器對旋轉(zhuǎn)變壓器的模擬信號的數(shù)據(jù)進(jìn)行采樣和轉(zhuǎn)換，并對轉(zhuǎn)換完的數(shù)據(jù)進(jìn)行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實驗結(jié)果表明，本文所設(shè)計的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實現(xiàn)基本能夠較精確的完成上述的信號轉(zhuǎn)換和數(shù)據(jù)運(yùn)算。
標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時間： 2013-05-23
上傳用戶：gdgzhym
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。 本文對遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題，給出了實驗結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進(jìn)行了討論，并對本課題未來的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實現(xiàn)研究
上傳時間： 2013-07-22
上傳用戶：誰偷了我的麥兜
視頻序列中運(yùn)動目標(biāo)的檢測是計算機(jī)視覺和圖像編碼研究領(lǐng)域的一個重要課題，在機(jī)器人導(dǎo)航、智能監(jiān)視系統(tǒng)、交通監(jiān)測、醫(yī)學(xué)圖像處理以及視頻圖像壓縮和傳輸?shù)阮I(lǐng)域都有廣泛的應(yīng)用。FPGA作為當(dāng)今主流的大規(guī)?？删幊虒Ｓ眉呻娐?，可以滿足高速圖像處理的需要。使用FPGA可以充分利用硬件上的并行性，從本質(zhì)上改善圖像處理的速度，使對大數(shù)據(jù)量的圖像處理達(dá)到實時性。本文提出基于FPGA的運(yùn)動目標(biāo)檢測系統(tǒng)，對以后算法的改進(jìn)，輸入輸出圖像大小的變化，圖像采集和顯示設(shè)備更換等都具有靈活性。 本文對目前運(yùn)動目標(biāo)檢測的主要算法研究分析，根據(jù)背景減法的適用環(huán)境和特點(diǎn)提出改進(jìn)的W4運(yùn)動檢測算法。該算法具備背景減法的優(yōu)點(diǎn)，并且克服了W4運(yùn)動檢測算法在環(huán)境變化較快或環(huán)境變化較頻繁條件下對運(yùn)動目標(biāo)進(jìn)行檢測的局限性。 本文首先在MATLAB中對改進(jìn)的W4運(yùn)動檢測算法進(jìn)行仿真，然后將算法移植到FPGA中實現(xiàn)。設(shè)計圖像采集、圖像檢測和VGA顯示等模塊，完善運(yùn)動目標(biāo)檢測系統(tǒng)。根據(jù)算法和運(yùn)動目標(biāo)檢測系統(tǒng)的特點(diǎn)提出一種基于改進(jìn)的W4算法的快速檢測方法，該方法以塊為單位進(jìn)行運(yùn)動目標(biāo)檢測，可以有效地提高圖像處理的速度，使系統(tǒng)滿足實時性要求。
標(biāo)簽： FPGA 運(yùn)動目標(biāo) 檢測系統(tǒng)
上傳時間： 2013-07-20
上傳用戶：sn2080395
近年來，計算機(jī)圖形學(xué)應(yīng)用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實感的影像，應(yīng)用于虛擬真實情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實時3D計算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時，由于圖形簡單，因此可以利用CPU來運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來越復(fù)雜，這時如果單純依賴CPU來處理，不能達(dá)到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計進(jìn)行更改和測試，不能僅僅用專門定制的方法來設(shè)計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來，其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應(yīng)用領(lǐng)域就是3D圖形渲染，在這個研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價、可動態(tài)重新配置的FPGA上實現(xiàn)復(fù)雜算法來輔助硬件設(shè)計。本文的設(shè)計就是通過在FPGA上實現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現(xiàn)中使用硬件描述語言(Verilog HDL)進(jìn)行邏輯設(shè)計，并發(fā)現(xiàn)問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統(tǒng)，提出一種硬件實現(xiàn)方案，該方案能對基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動陣列結(jié)構(gòu)，用于兩個矩陣的乘法運(yùn)算。找到一種快捷的方法來實現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過去除冗余頂點(diǎn)以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現(xiàn)變得很容易。 3.最后，我們在FPGA上實現(xiàn)了幾何變換以及三維裁剪，并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個三角形/s的速度運(yùn)行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
