移動(dòng)機(jī)器人是機(jī)器人研究領(lǐng)域中重要的一個(gè)分支，智能移動(dòng)機(jī)器人集人工智能、智能控制、信息處理、圖象處理、檢測(cè)與轉(zhuǎn)換等專業(yè)技術(shù)為一體，跨計(jì)算’機(jī)、自動(dòng)控制、機(jī)械、電子等多學(xué)科，成為當(dāng)前智能機(jī)器人研究的重點(diǎn)之一。路徑規(guī)劃是移動(dòng)機(jī)器人研究的一個(gè)基本而又極其重要的課題。靈活有效的路徑規(guī)劃算法能夠幫助機(jī)器人適應(yīng)各種復(fù)雜的環(huán)境，大大提高機(jī)器人的應(yīng)用領(lǐng)域，尤其是使移動(dòng)機(jī)器人具備自動(dòng)識(shí)別環(huán)境的能力，能在未知環(huán)境下完成一定的工作。 本文的主要任務(wù)是以LEGO Technic組件為本體，重新設(shè)計(jì)一個(gè)控制器，并據(jù)此研究移動(dòng)機(jī)器人的避障和路徑規(guī)劃策略。為滿足移動(dòng)機(jī)器人避障的實(shí)時(shí)性、準(zhǔn)確性要求，需要有一個(gè)功能完善的硬件平臺(tái)，實(shí)現(xiàn)信息采集、處理以及避障的策略。本文設(shè)計(jì)了一套移動(dòng)機(jī)器人控制器，該控制器以DSP TMS320F2407A為核心，輔之以相應(yīng)的外圍電路、傳感器、人機(jī)交互、串行通信和電源等模塊。車體動(dòng)力學(xué)實(shí)驗(yàn)及避障實(shí)驗(yàn)結(jié)果驗(yàn)證了本文所設(shè)計(jì)的控制器的性能。 在對(duì)移動(dòng)機(jī)器人的避障策略的研究過(guò)程中，采用了基于虛擬力場(chǎng)法的位置閉環(huán)控制方法，這種方法簡(jiǎn)化了傳統(tǒng)避障方法的數(shù)學(xué)運(yùn)算過(guò)程，提高了機(jī)器人對(duì)障礙物的反應(yīng)速度。最后，設(shè)計(jì)了一套實(shí)驗(yàn)系統(tǒng)，進(jìn)行相應(yīng)的避障方法實(shí)驗(yàn)。結(jié)果表明，所設(shè)計(jì)的控制器能夠完成基本的實(shí)時(shí)避障功能。
標(biāo)簽： DSP 移動(dòng)機(jī)器人 控制系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-30
上傳用戶：gdgzhym
高速發(fā)展的DSP技術(shù)為語(yǔ)音信號(hào)處理領(lǐng)域提供了良好的發(fā)展平臺(tái)，使得實(shí)時(shí)實(shí)現(xiàn)各種復(fù)雜的算法稱為可能。G．729語(yǔ)音編碼是國(guó)際電信聯(lián)盟(ITU-T)于1996年獲準(zhǔn)通過(guò)的采用共軛結(jié)構(gòu)代數(shù)碼激勵(lì)線性預(yù)測(cè)技術(shù)的具有8 kbit/s碼速率的語(yǔ)音算法建議，廣泛應(yīng)用于數(shù)字移動(dòng)通信、IP電話和數(shù)字衛(wèi)星通信中。本文研究了G．729語(yǔ)音編碼原理和在TMS320C5416定點(diǎn)DSP芯片上實(shí)時(shí)實(shí)現(xiàn)該編碼器過(guò)程中的軟、硬件設(shè)計(jì)。主要涉及有以下幾方面內(nèi)容： 1．介紹語(yǔ)音編碼技術(shù)和DSP技術(shù)的發(fā)展概況。 2．研究了基于CELP結(jié)構(gòu)的G．729編碼的算法原理。 3．根據(jù)G．729聲碼器實(shí)時(shí)實(shí)現(xiàn)的需要，介紹硬件平臺(tái)的組成，研究了系統(tǒng)軟件的設(shè)計(jì)和基于算法和實(shí)時(shí)需要的軟件優(yōu)化。 4．利用DSP代碼調(diào)試工具對(duì)系統(tǒng)性能進(jìn)行分析，得出測(cè)試結(jié)果。
上傳時(shí)間： 2013-07-11
上傳用戶：woshiayin
快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，長(zhǎng)期以來(lái)一直是一個(gè)重要的研究課題。近年來(lái)，專用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國(guó)TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進(jìn)行了算法的討論和比較，然后詳細(xì)論述了以浮點(diǎn)型DSP為核心的實(shí)現(xiàn)FFT算法的硬件平臺(tái)的設(shè)計(jì)。平臺(tái)的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲(chǔ)部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點(diǎn)型DSP芯片-TMS320VC33，數(shù)據(jù)存儲(chǔ)部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴(kuò)展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實(shí)序列FFT算法，用C語(yǔ)言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進(jìn)行了FFT算法實(shí)現(xiàn)。 論文結(jié)尾以實(shí)際的實(shí)驗(yàn)曲線分析驗(yàn)證了算法的正確性，同時(shí)針對(duì)實(shí)驗(yàn)中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實(shí)驗(yàn)結(jié)果表明采用浮點(diǎn)DSP實(shí)現(xiàn)FFT算法方便且有較高的實(shí)時(shí)性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動(dòng)測(cè)試及鐵路檢測(cè)等各個(gè)領(lǐng)域。
上傳時(shí)間： 2013-04-24
上傳用戶：caixiaoxu26
60年代初，國(guó)際上首次將B超診斷儀應(yīng)用于臨床診斷，40多年來(lái)B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號(hào)處理及計(jì)算機(jī)技術(shù)的發(fā)展，目前國(guó)際上先進(jìn)水平的超聲診斷設(shè)備幾乎每一個(gè)環(huán)節(jié)都包含著數(shù)字信號(hào)處理的內(nèi)容，研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢(shì)。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點(diǎn)，可用數(shù)字硬件電路來(lái)實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時(shí)處理。 @@ 本文從超聲診斷原理入手，在對(duì)超聲診斷系統(tǒng)中的幾個(gè)關(guān)鍵技術(shù)進(jìn)行分析的基礎(chǔ)上，重點(diǎn)研究開(kāi)發(fā)超聲診斷系統(tǒng)中數(shù)字信號(hào)處理部分的兩個(gè)核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺(tái)中采用Verilog HDL語(yǔ)言進(jìn)行編程并仿真驗(yàn)證，分別實(shí)現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標(biāo)變換兩個(gè)模塊的功能。另外，采用Verilog HDL語(yǔ)言對(duì)應(yīng)用于圖像顯示模塊的SPI接口進(jìn)行了編程設(shè)計(jì)，編譯下載至FPGA中，最終實(shí)現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號(hào)處理解決方案，具有高速度、高精度、高集成度、便攜的特點(diǎn)，為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標(biāo)簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：hxy200501
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過(guò)飽和情況下的歸一化處理過(guò)程，同時(shí)，在整個(gè)SVPWM算法中還包含了無(wú)理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開(kāi)關(guān)器件開(kāi)關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無(wú)法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語(yǔ)言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
圖像壓縮 h264等壓縮算法源碼 c語(yǔ)言源碼
標(biāo)簽： MPEG4 G729 h263 h264
上傳時(shí)間： 2013-05-25
上傳用戶：s363994250
PID算法在AVR單片機(jī)上的應(yīng)用，風(fēng)機(jī)的閉環(huán)控制
上傳時(shí)間： 2013-04-24
上傳用戶：aa17807091
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
隨著中國(guó)二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個(gè)行業(yè)，具有自主知識(shí)產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個(gè)研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對(duì)于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對(duì)于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺(tái)進(jìn)行提高接收機(jī)性能研究時(shí)，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個(gè)捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號(hào)捕獲時(shí)間是影響GPS接收機(jī)性能的一個(gè)關(guān)鍵因素，尤其是在高動(dòng)態(tài)和實(shí)時(shí)性要求高的應(yīng)用中或者對(duì)弱GPS信號(hào)的捕獲方面。因此，本文在滑動(dòng)相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對(duì)系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對(duì)系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開(kāi)發(fā)板為硬件開(kāi)發(fā)平臺(tái)，以ISE9.2i為軟件開(kāi)發(fā)平臺(tái)，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號(hào)產(chǎn)生平臺(tái)。該平臺(tái)可實(shí)時(shí)地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號(hào)。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對(duì)GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號(hào)的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對(duì)C/A碼進(jìn)行粗捕，給出GPS信號(hào)的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時(shí)，由于FFT算法是以資源換取時(shí)間的方法來(lái)提高GPS捕獲速度的，所以在設(shè)計(jì)時(shí)，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個(gè)模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對(duì)GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國(guó)家863課題“利用多徑信號(hào)提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號(hào)捕獲算法的一部分，對(duì)接收機(jī)的設(shè)計(jì)具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-22
上傳用戶：user08x
矩陣運(yùn)算是描述許多工程問(wèn)題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動(dòng)態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對(duì)某種體積小、運(yùn)算速度和性能要求很高的特殊場(chǎng)合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過(guò)系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語(yǔ)言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對(duì)具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語(yǔ)言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺(tái)上對(duì)其仿真、記錄運(yùn)算結(jié)果，并對(duì)采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過(guò)幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測(cè)試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個(gè)領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間： 2013-07-07
上傳用戶：xuanjie
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
