日韩欧美激情四射,亚洲免费在线视频一区二区,国产精品欧美在线观看

量的研究

基于FFT的GPS信號(hào)并行捕獲的研究

本課題深入分析了GPS軟件接收機(jī)基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實(shí)現(xiàn)。相比于其它的捕獲方案，該方案更好地滿(mǎn)足了信號(hào)處理實(shí)時(shí)性的要求。論文的主體部分首先簡(jiǎn)單分析了擴(kuò)頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細(xì)闡述了GPS信號(hào)的特點(diǎn)，并根據(jù)GPS信號(hào)的組成特點(diǎn)介紹了接收機(jī)的體系結(jié)構(gòu)。其次，通過(guò)對(duì)GPS接收機(jī)信號(hào)捕獲方案的深入研究，確定了捕獲速度快且實(shí)現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案，并對(duì)該方案提出了幾點(diǎn)改進(jìn)的措施，根據(jù)前面的分析，提出了系統(tǒng)的實(shí)現(xiàn)方案，利用MATLAB對(duì)該系統(tǒng)進(jìn)行仿真，仿真的結(jié)果充分的驗(yàn)證了方案的可行性。接著，對(duì)于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設(shè)計(jì)中沒(méi)有采用ALTERA提供的IP核，獨(dú)立設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的FFT處理器，并通過(guò)對(duì)一組數(shù)據(jù)在MATLAB中運(yùn)算得到結(jié)果和FPGA輸出結(jié)果相對(duì)比，可以驗(yàn)證該FFT處理器的正確性。再次重點(diǎn)分析了GPS接收機(jī)并行捕獲部分的FPGA具體實(shí)現(xiàn)，通過(guò)捕獲的FPGA時(shí)序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號(hào)。最后，對(duì)全文整個(gè)研究工作進(jìn)行總結(jié)，并指出以后繼續(xù)研究的方向。本課題雖然是對(duì)于GPS接收機(jī)的研究，但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機(jī)相近，因此該課題的研究對(duì)我國(guó)衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動(dòng)作用。

標(biāo)簽： FFT GPS 信號(hào) 并行

上傳時(shí)間： 2013-05-29

上傳用戶(hù)：ice_qi
有源功率因數(shù)校正技術(shù)的研究

本論文對(duì) 功率因數(shù)的定義、有源功率因數(shù)校正(APFC)技術(shù)做了分析，在比較三種工作模式的基礎(chǔ)上選擇了臨界導(dǎo)電模式作為本文的研究對(duì)象。論文詳細(xì)分析了臨界導(dǎo) 電模式功率因數(shù)校正Bost開(kāi)關(guān)變換器的工作原理，穩(wěn)態(tài)特性，得出了開(kāi)關(guān)頻率與輸入電壓、輸入功率的關(guān)系，對(duì)器件的應(yīng)力和輸出電壓紋波進(jìn)行了詳細(xì)的分析，為電路的設(shè) 計(jì)提供了依據(jù)。

標(biāo)簽： 有源功率因數(shù) 校正技術(shù)

上傳時(shí)間： 2013-06-13

上傳用戶(hù)：banyou
單相有源濾波器控制系統(tǒng)的研究

現(xiàn)代家庭中單相供電的用電設(shè)備如電腦、電視機(jī)、冰箱等都具有非線(xiàn)性特性，都會(huì)產(chǎn)生諧波污染電網(wǎng)。本文針對(duì)這一現(xiàn)象研究了單相并聯(lián)電壓型有源電力濾波器（APF），設(shè)計(jì)了一個(gè)APF控制系統(tǒng)來(lái)產(chǎn)生與諧波電流大小相等方向相反的補(bǔ)償電流，并使補(bǔ)償電流實(shí)時(shí)地跟蹤諧波電流，從而消除諧波電流達(dá)到凈化電網(wǎng)。本文對(duì)提出的APF控制系統(tǒng)從模擬和數(shù)字兩個(gè)方面進(jìn)行了深入的研究。首先，設(shè)計(jì)了APF的主電路結(jié)構(gòu)，確定了系統(tǒng)中電感電容等元件參數(shù)，并根據(jù)仿真結(jié)果系統(tǒng)地分析了參數(shù)變化對(duì)系統(tǒng)補(bǔ)償效果的影響，然后根據(jù)補(bǔ)償效果選擇最佳的參數(shù)值。其次，針對(duì)控制系統(tǒng)要求，選用適合系統(tǒng)的電流電壓PI雙環(huán)控制系統(tǒng)，通過(guò)參數(shù)優(yōu)化后得到了控制器的最優(yōu)參數(shù)，使控制效果達(dá)到最優(yōu)。并從理論上詳細(xì)分析了無(wú)差拍控制算法。最后，利用滯環(huán)比較原理制作了10KHz的三角波發(fā)生器，用于PWM調(diào)制電路。在對(duì)硬件描述語(yǔ)言以及FPGA設(shè)計(jì)流程深入理解的基礎(chǔ)上，利用Verilog語(yǔ)言實(shí)現(xiàn)了雙環(huán)PI控制器和PWM發(fā)生電路的數(shù)字化，使得有源電力濾波器補(bǔ)償精度提高，有更好的可修改性，可使用于很多不同的非線(xiàn)性負(fù)載。

標(biāo)簽： 單相有源濾波器控制系統(tǒng)

上傳時(shí)間： 2013-07-27

上傳用戶(hù)：aa17807091
低速率語(yǔ)音聲碼器的研究與實(shí)現(xiàn)

數(shù)字語(yǔ)音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語(yǔ)音信號(hào)壓縮編碼是數(shù)字語(yǔ)音信號(hào)處理的一個(gè)方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語(yǔ)音編碼中，美國(guó)聯(lián)邦標(biāo)準(zhǔn)混合激勵(lì)線(xiàn)性預(yù)測(cè)（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語(yǔ)音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺(tái)在數(shù)字信號(hào)處理和通信領(lǐng)域具有著獨(dú)特的優(yōu)勢(shì)。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。本論文闡述了一種基于FPGA的混合激勵(lì)線(xiàn)性預(yù)測(cè)聲碼器的研究與設(shè)計(jì)。首先介紹了語(yǔ)音編碼研究的發(fā)展?fàn)顩r以及低速率語(yǔ)音編碼研究的意義，接著在對(duì)MELP算法進(jìn)行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實(shí)現(xiàn)過(guò)程，最后本文把重點(diǎn)放在MELP聲碼器的編解碼器設(shè)計(jì)上，利用DSP Builder、QuartusⅡ分別設(shè)計(jì)了其中的濾波器、分幀加窗處理、線(xiàn)性預(yù)測(cè)分析等關(guān)鍵模塊。在Simulink環(huán)境下運(yùn)用SignalCompiler對(duì)編解碼系統(tǒng)進(jìn)行功能仿真，為了便于仿真，系統(tǒng)中沒(méi)有設(shè)計(jì)的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語(yǔ)音信號(hào)與原始信號(hào)很好的擬合，系統(tǒng)編解碼后語(yǔ)音質(zhì)量基本良好。

標(biāo)簽： 低速語(yǔ)音聲碼器

上傳時(shí)間： 2013-06-02

上傳用戶(hù)：lili1990
基于FPGA的電力諧波分析儀的研究

隨著現(xiàn)代工業(yè)的高速發(fā)展，電力系統(tǒng)的非線(xiàn)性負(fù)荷日益增多，嚴(yán)重地污染了電網(wǎng)的環(huán)境，威脅著電網(wǎng)中的各種電氣設(shè)備的安全經(jīng)濟(jì)運(yùn)行，不論從保證電力系統(tǒng)和供電系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行或是從保證設(shè)備和人身的安全來(lái)看，對(duì)諧波污染造成的危害影響加以經(jīng)常監(jiān)測(cè)和限制都是極為迫切的。諧波測(cè)量是諧波治理的重要前提條件，也是分析解決諧波治理問(wèn)題的基本問(wèn)題。國(guó)內(nèi)外已有各種諧波檢測(cè)的研究，形成了多種諧波檢測(cè)方法，基于快速傅立葉變化的FFT是當(dāng)前諧波檢測(cè)中應(yīng)用最為廣泛的一種諧波檢測(cè)方法。特別是經(jīng)過(guò)技術(shù)補(bǔ)償后的FFT算法，在諧波檢測(cè)中具有更好的性能。但該方法在實(shí)現(xiàn)上主要是采用通用DSP器件(比如TI公司產(chǎn)品)，其實(shí)時(shí)性不強(qiáng)，影響了檢測(cè)性能。隨著微電子技術(shù)和數(shù)字信號(hào)處理技術(shù)的發(fā)展，基于FPGA的數(shù)字信號(hào)處理具有高速、開(kāi)發(fā)簡(jiǎn)便、易于形成ASIC等優(yōu)勢(shì)而得到了廣泛的應(yīng)用。論文在分析諧波測(cè)量方法的基礎(chǔ)上，提出了基于FPGA實(shí)現(xiàn)電網(wǎng)諧波測(cè)量系統(tǒng)。以嵌入式處理器NiosⅡ?yàn)楹诵?，?shí)現(xiàn)了電網(wǎng)諧波分析的周期圖功率譜分析方法。在整個(gè)系統(tǒng)硬件設(shè)計(jì)的基礎(chǔ)上，主要完成了基-28點(diǎn)、16點(diǎn)、32的FFT模塊、完成了求模運(yùn)算模塊以及輸出顯示模塊。通過(guò)比較仿真得到的方波、正弦信號(hào)的譜結(jié)構(gòu)與實(shí)際系統(tǒng)輸出的譜結(jié)構(gòu)，驗(yàn)證了該實(shí)現(xiàn)方法的正確性。

標(biāo)簽： FPGA 電力諧波分析儀

上傳時(shí)間： 2013-06-30

上傳用戶(hù)：無(wú)聊來(lái)刷下
短波差分跳頻通信系統(tǒng)的研究

差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問(wèn)題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線(xiàn)電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線(xiàn)，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線(xiàn)性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠(chǎng)家的FPGA芯片中移植。

標(biāo)簽： 短波差分跳頻通信

上傳時(shí)間： 2013-07-22

上傳用戶(hù)：yezhihao
基于FPGA的體視攝像顯示技術(shù)的研究

體視攝像顯示技術(shù)的研究以應(yīng)用于微創(chuàng)傷外科的光電醫(yī)療儀器——三維電視內(nèi)窺鏡的開(kāi)發(fā)與研制為背景，設(shè)計(jì)研究一種基于FPGA技術(shù)的立體顯示系統(tǒng)，以滿(mǎn)足三維立體內(nèi)窺鏡、戰(zhàn)場(chǎng)立體觀察系統(tǒng)和立體電影等設(shè)備的技術(shù)要求。主要研究?jī)?nèi)容是對(duì)體視攝像顯示系統(tǒng)的進(jìn)行硬件電路設(shè)計(jì)、VerilogHDL 語(yǔ)言的軟件編程、并采用MCU(Micro Control IJnit)的I

標(biāo)簽： FPGA 顯示技術(shù)

上傳時(shí)間： 2013-05-30

上傳用戶(hù)：壞天使kk
FPGA局部動(dòng)態(tài)可重配置的研究

FPGA作為近年來(lái)集成電路發(fā)展中最快的分支之一，有關(guān)它的研究和應(yīng)用得到了迅速的發(fā)展。傳統(tǒng)的FPGA采用靜態(tài)配置的方法，所以在它的應(yīng)用生命周期中，它的功能就不能夠再改變，除非重新配置。動(dòng)態(tài)重配置系統(tǒng)在系統(tǒng)工作的過(guò)程中改變FPGA的結(jié)構(gòu)，包括全局重配置和局部重配置。其中的局部動(dòng)態(tài)重配置系統(tǒng)有著ASIC以及靜態(tài)配置FPGA無(wú)法比擬的優(yōu)勢(shì)。而隨著支持局部位流配置以及動(dòng)態(tài)配置的商用FPGA的推出，使對(duì)局部動(dòng)態(tài)重配置系統(tǒng)和應(yīng)用的研究有了最基本的硬件支撐條件。而Internet作為無(wú)比強(qiáng)大的網(wǎng)絡(luò)已經(jīng)滲入到各種應(yīng)用領(lǐng)域之中。本文首先提出了一個(gè)完整的基于Internet的FPGA局部動(dòng)態(tài)可重配置系統(tǒng)的方案。然后針對(duì)方案的各個(gè)組成部分，分別進(jìn)行了描述。首先是介紹了FPGA的基本概況，包括它的發(fā)展歷史、結(jié)構(gòu)、應(yīng)用領(lǐng)域、發(fā)展趨勢(shì)等。然后介紹了對(duì)一個(gè)包含局部動(dòng)態(tài)重配置模塊的FPGA系統(tǒng)的設(shè)計(jì)過(guò)程，包括重配置模塊的定義、設(shè)計(jì)的流程、局部位流的產(chǎn)生等。接下來(lái)對(duì)．FPGA的配置方法以及配置解決方案進(jìn)行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態(tài)配置，另外一些可以用于動(dòng)態(tài)局部配置，．以及作為一個(gè)系統(tǒng)的配置解決方案。最后系統(tǒng)要求從Internet服務(wù)器上下載重配置模塊的位流并且完成對(duì)FPGA的配置，根據(jù)這個(gè)要求，我們?cè)O(shè)計(jì)了相應(yīng)的嵌入式解決方案，包括如何設(shè)計(jì)一個(gè)基于VxWorks的嵌入式應(yīng)用軟件實(shí)現(xiàn)FTP功能，并說(shuō)明如何通過(guò)JTAGG或者ICAP接口由嵌入式CPU完成對(duì)FPGA的局部配置。

標(biāo)簽： FPGA 局部動(dòng)態(tài)可重配置

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：william345
視頻采集與傳輸FPGA實(shí)現(xiàn)技術(shù)的研究

FPGA 技術(shù)是圖像處理領(lǐng)域的一個(gè)重要的研究課題，近年來(lái)倍受人們的關(guān)注。本文研究了視頻信號(hào)的采集、顯示以及通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸?shù)姆椒?。并提出了一套基于FPGA 的實(shí)現(xiàn)方案。系統(tǒng)可以分為采集控制模塊、顯示控制模塊和網(wǎng)絡(luò)傳輸控制模塊3 部分。視頻信號(hào)的采集用到了視頻處理芯片SAA7113，通過(guò)FPGA 對(duì)其初始化，可以得到經(jīng)過(guò)A/D 轉(zhuǎn)換的YUV 格式視頻信號(hào)，利用采集控制模塊可以將這些視頻信號(hào)保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號(hào)，進(jìn)行YUV 格式到RGB 格式的轉(zhuǎn)換以及幀頻變換等操作，再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號(hào)在LCD 上顯示出來(lái)?；贗EEE802.3 協(xié)議的網(wǎng)絡(luò)傳輸控制模塊將YUV 格式的視頻信號(hào)進(jìn)行添加報(bào)頭、CRC 校驗(yàn)碼等操作后，將其變成一個(gè)MAC 幀，可以在以太網(wǎng)絡(luò)中傳輸。設(shè)計(jì)選用硬件描述語(yǔ)言Verilog HDL，在開(kāi)發(fā)工具QuartusII 中完成軟核的綜合、布局布線(xiàn)、匯編，并最終在QuartusII 和Active-HDL 中進(jìn)行時(shí)序仿真驗(yàn)證。對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，再模擬外部器件對(duì)設(shè)計(jì)的接口進(jìn)行驗(yàn)證。驗(yàn)證流程是功能仿真、時(shí)序仿真、板級(jí)調(diào)試，最終通過(guò)了系統(tǒng)測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。

標(biāo)簽： FPGA 視頻采集傳輸實(shí)現(xiàn)技術(shù)

上傳時(shí)間： 2013-07-21

上傳用戶(hù)：baobao9437
全數(shù)字OQPSK解調(diào)算法的研究及FPGA實(shí)現(xiàn)

隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此，對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。本文以軟件無(wú)線(xiàn)電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無(wú)線(xiàn)電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過(guò)MATLAB對(duì)解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語(yǔ)言在Altera公司的Quartus II開(kāi)發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊，還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證，并對(duì)設(shè)計(jì)中出現(xiàn)的問(wèn)題進(jìn)行了修正。最后，經(jīng)過(guò)FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試，本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。實(shí)際測(cè)試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過(guò)時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價(jià)值。

標(biāo)簽： OQPSK FPGA 全數(shù)字解調(diào)

上傳時(shí)間： 2013-07-14

上傳用戶(hù)：aappkkee