亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

針對(duì)硬件

  • 基于FPGA的FFT數(shù)字處理器的硬件實現(xiàn)

    DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)??删幊踢壿嬈骷崿F(xiàn)FFT的算法.本設(shè)計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設(shè)計實現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設(shè)計采用Verilog HDL硬件描述語言進行設(shè)計,由于在設(shè)計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計效率.

    標(biāo)簽: FPGA FFT 數(shù)字處理器 硬件實現(xiàn)

    上傳時間: 2013-06-20

    上傳用戶:小碼農(nóng)lz

  • 基于DSPFPGA的圖像處理電路板硬件設(shè)計

    波前處理機是自適應(yīng)光學(xué)系統(tǒng)中實時信號處理和運算的核心,隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續(xù)的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r,接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型,并通過分析DSP芯片以及DSP系統(tǒng)的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng),發(fā)揮了DSP和FPGA兩者的優(yōu)勢,能更好地提高圖像處理系統(tǒng)實時性能,同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件,接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計,并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上,在制作PCB電路板的過程中,針對高速電路設(shè)計中易出現(xiàn)的問題,詳細(xì)分析了高速PCB設(shè)計中的信號完整性問題,包括反射、串?dāng)_等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計,包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計,介紹了SDRAM的基本操作和工作時序,重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程,并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有:實時性、高速性。硬件設(shè)計的執(zhí)行速度,在高速DSP和FPGA中實現(xiàn)信號處理算法程序,保證了系統(tǒng)實時性的實現(xiàn);性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。

    標(biāo)簽: DSPFPGA 圖像處理 電路板 硬件設(shè)計

    上傳時間: 2013-04-24

    上傳用戶:firstbyte

  • stm32硬件開發(fā)實用指南

    這份應(yīng)用筆記描述了stm32硬件實現(xiàn)特性如電源提供,時鐘管理,重置控制,啟動模式的設(shè)置和調(diào)試管理。

    標(biāo)簽: stm 32 硬件開發(fā)

    上傳時間: 2013-06-29

    上傳用戶:mhp0114

  • 指紋識別認(rèn)證算法硬件實現(xiàn)

    指紋識別作為生物特征識別的一種,在身份識別上有著其他手段不可比擬的優(yōu)越性:人的指紋具有唯一性和穩(wěn)定性;隨著指紋傳感器性能的提高和價格的降低.指紋的采集相對容易;指紋識別算法已經(jīng)比較成熟

    標(biāo)簽: 指紋識別 算法 硬件實現(xiàn)

    上傳時間: 2013-07-28

    上傳用戶:chongcongying

  • 用FPGA實現(xiàn)帶硬件浮點運算器的8051

    8051系列是至今為止最成功的單片機之一,在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構(gòu),包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計8051時如何劃分模塊,每個模塊的功能與設(shè)計,同時也介紹了如何設(shè)計流水線來加速8051的處理速度。對于浮點運算器,文章介紹了IEEE浮點數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點運算器設(shè)計的時候首先是給出了模塊的劃分及其實現(xiàn)的功能,然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設(shè)計以后,文章介紹了如何將浮點運算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運用硬件浮點運算器。最后文章給出了此設(shè)計在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗證過程,可以清楚地看到,與KeilC51軟件庫的浮點運算相比,加法運算從186個時鐘周期減少到4個時鐘周期,減法運算從200個時鐘周期減少到4個時鐘周期,乘法運算從241個時鐘周期減少到4個時鐘周期,而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期,可見硬件浮點運算器使8051在運算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過,都沒有發(fā)現(xiàn)有類似的設(shè)計,帶硬件浮點運算器的8051可謂是一次創(chuàng)新,希望在實際應(yīng)用中能有用武之地。

    標(biāo)簽: FPGA 8051 硬件 浮點運算器

    上傳時間: 2013-04-24

    上傳用戶:13081287919

  • freescale單片機硬件設(shè)計

    freescale單片機硬件設(shè)計freescale單片機硬件設(shè)計freescale單片機硬件設(shè)計

    標(biāo)簽: freescale 單片機 硬件設(shè)計

    上傳時間: 2013-07-21

    上傳用戶:tuilp1a

  • 瑞薩單片機硬件和軟件手冊

    介紹瑞薩單片機硬件開發(fā)及其應(yīng)用和軟件手冊

    標(biāo)簽: 瑞薩 單片機硬件 軟件

    上傳時間: 2013-06-20

    上傳用戶:fywz

  • 圖像處理算法研究及硬件設(shè)計

    隨著圖像分辨率的越來越高,軟件實現(xiàn)的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上,用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機預(yù)處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實現(xiàn),根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口,不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波,中值濾波,卷積運算及高斯濾波,形態(tài)學(xué)算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略,通過性能分析,F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高;通過結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。

    標(biāo)簽: 圖像處理 算法研究 硬件設(shè)計

    上傳時間: 2013-05-30

    上傳用戶:水瓶kmoon5

  • 硬件測試資料

    \培訓(xùn)資料\射頻硬件知識\硬件測試技術(shù)似懂非懂

    標(biāo)簽: 硬件測試

    上傳時間: 2013-08-05

    上傳用戶:Wwill

  • 基于FPGA的遺傳算法硬件實現(xiàn)研究

    遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題,現(xiàn)已成為尋求滿意解的最佳工具之一。然而,較慢的運行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點,從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析,結(jié)合硬件自身的特點,選用了適合硬件化的遺傳算子,設(shè)計了標(biāo)準(zhǔn)遺傳算法硬件框架;為了進一步利用硬件自身的并行特性,同時提高算法的綜合性能,本文還對現(xiàn)有的一些遺傳算法的并行模型進行了研究,討論了其各自的優(yōu)缺點及研究現(xiàn)狀,并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架,包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接,并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟,實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題,給出了實驗結(jié)果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后,本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進行了討論,并對本課題未來的研究進行了展望。

    標(biāo)簽: FPGA 算法 硬件 實現(xiàn)研究

    上傳時間: 2013-07-22

    上傳用戶:誰偷了我的麥兜

主站蜘蛛池模板: 昂仁县| 合川市| 株洲市| 新巴尔虎左旗| 永和县| 岚皋县| 桐城市| 乌苏市| 长沙市| 湖州市| 郯城县| 麻栗坡县| 青海省| 铅山县| 天祝| 仪征市| 河北省| 渭源县| 宜兰县| 柏乡县| 贵德县| 中宁县| 博白县| 正蓝旗| 即墨市| 桃园县| 正安县| 开远市| 沂南县| 调兵山市| 伊吾县| 玛沁县| 隆昌县| 金溪县| 霸州市| 壶关县| 宁都县| 偃师市| 云梦县| 马龙县| 玉龙|