本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
是基于FPGA高速設計指導的一篇文章，很好的！
標簽： FPGA 高速設計
上傳用戶：yuyizhixia
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳用戶：467368609
6713emiftofpgatopci,這個是完整的一套從6713的emif到fpga的雙口ram，然后主機通過9054到雙口ram，交換數據完成
標簽： 6713 emif fpga ram
上傳時間： 2013-08-18
上傳用戶：13215175592
針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層（PHY）芯片來實現網絡接入\r\n
標簽： FPGA 嵌入式系統 以太網控制器 底層
上傳用戶：青春給了作業95
本文介紹了一種新的使用串行通信進行DSP遠程在線編程方法。對設計中的主要技術：DSP與PC機的串口通信、Flash編程以及DSP自引導等進行了詳細介紹。結合TI公司的TMS320VC33處理器，闡述了具體的實現方法
標簽： DSP 串行通信 遠程 編程方法
上傳時間： 2013-08-19
上傳用戶：zhangfx728
一套基于XILIX,SPATAN2,XC2S200 芯片實驗板上的,10個典型VRILOGHDL的FPGA實驗,有幫助,
標簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶：偷心的海盜
一種基于FPGA實現的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統的設計與實現,大多設置在自動控制系,形成了與應用系統結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
標簽： FPGA FFT
上傳時間： 2013-08-20
上傳用戶：linlin
基于CPLD XC95018開發的一段VHDL代碼，可實現多個8051單片機互相通訊，對多單片機系統的設計很有參考價值
標簽： 95018 CPLD VHDL XC
上傳用戶：qijian11056
一種計算高階矩陣奇異值分解的FPGA實現方法。
標簽： FPGA 計算 矩陣 奇異值分解
上傳時間： 2013-08-21
上傳用戶：253189838
蟲蟲下載站版權所有 京ICP備2021023401號-1
