相 關(guān) 資 源

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)免費下載

  資源簡介：一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA FFT

  上傳時間： 2013-08-20

  上傳用戶：linlin

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費下載

  資源簡介：一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA 1966 FFT 計算機

  上傳時間： 2013-12-25

  上傳用戶：hoperingcong

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計方法

  上傳時間： 2013-08-16

  上傳用戶：467368609

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計方法

  上傳時間： 2013-12-18

  上傳用戶：小鵬

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時間： 2013-08-15

  上傳用戶：sardinescn

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時間： 2016-12-08

  上傳用戶：cjf0304

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計方案

  上傳時間： 2013-08-26

  上傳用戶：zhyiroy

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計方案

  上傳時間： 2013-12-12

  上傳用戶：erkuizhang

• 針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法免費下載

  資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n

  標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層

  上傳時間： 2013-08-18

  上傳用戶：青春給了作業(yè)95

• 針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式免費下載

  資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入

  標(biāo)簽： Mbps FPGA 100 10

  上傳時間： 2013-12-11

  上傳用戶：anng

• 一種基于FPGA的新型諧波分析儀研究免費下載

  資源簡介：隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀20年代就...

  標(biāo)簽： FPGA 諧波分析儀

  上傳時間： 2013-04-24

  上傳用戶：diertiantang

• 一種可變位速率的位同步器的設(shè)計與仿真免費下載

  資源簡介：大部分傳統(tǒng)的位同步器是針對固定位速率遙測系統(tǒng)來設(shè)計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現(xiàn)的位同步器的設(shè)計，它能適應(yīng)不同位速率的遙測系統(tǒng)。同時，對這種位同步器的實現(xiàn)進行了仿真，驗證其正確性和可實現(xiàn)性。

  標(biāo)簽： 速率 位同步器 仿真

  上傳時間： 2013-11-01

  上傳用戶：qb1993225

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2013-08-07

  上傳用戶：2467478207

• 介紹一種基于MSP430單片機的嵌入式實時操作系統(tǒng)(RTOS)設(shè)計。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個在單片機上實現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計免費下載

  資源簡介：介紹一種基于MSP430單片機的嵌入式實時操作系統(tǒng)(RTOS)設(shè)計。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個在單片機上實現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計、如何保證單片機的低功耗特性、如何減少RTOS在運行中占用的RAM空間等問題。

  標(biāo)簽： RTOS MSP 430 430F

  上傳時間： 2015-09-12

  上傳用戶：Shaikh

• 提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根 升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的 FIR濾波器免費下載

  資源簡介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根 升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的 FIR濾波器性能、資源占用進行了分析。

  標(biāo)簽： 濾波器 FPGA 169 FIR

  上傳時間： 2015-11-19

  上傳用戶：jkhjkh1982

• AVS運動補償電路的VLSI設(shè)計與實現(xiàn) 提出了一種基于AVS標(biāo)準的高效的運動補償電路硬件結(jié)構(gòu)免費下載

  資源簡介：AVS運動補償電路的VLSI設(shè)計與實現(xiàn) 提出了一種基于AVS標(biāo)準的高效的運動補償電路硬件結(jié)構(gòu)，該設(shè)計采用了8 X 8塊級流 水線操作，運動矢量歸一化處理和插值濾波器組保證了流水線的高效運行以及硬件資源的最優(yōu) 利用。采用Verilog語言完成了VLSI設(shè)計，并通過EDA...

  標(biāo)簽： AVS VLSI 補償電路 標(biāo)準

  上傳時間： 2013-11-27

  上傳用戶：Altman

• 本文論述了在整個無線收發(fā)系統(tǒng)中用軟件的方法實現(xiàn)信道編譯碼系統(tǒng)的功能。實現(xiàn)了一種基于FPGA的信道編譯碼方法免費下載

  資源簡介：本文論述了在整個無線收發(fā)系統(tǒng)中用軟件的方法實現(xiàn)信道編譯碼系統(tǒng)的功能。實現(xiàn)了一種基于FPGA的信道編譯碼方法，并給出了VHDL語言的實現(xiàn)方法及仿真波形。信道編譯碼系統(tǒng)包括發(fā)射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號調(diào)...

  標(biāo)簽： FPGA 信道 編譯碼 無線收發(fā)系統(tǒng)

  上傳時間： 2013-12-25

  上傳用戶：saharawalker

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2014-01-12

  上傳用戶：13160677563

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2014-01-02

  上傳用戶：cylnpy

• FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用cpld器件實免費下載

  資源簡介：FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用cpld器件實現(xiàn)24位同步計數(shù)器的設(shè)計

  標(biāo)簽： cpld FPGA FPGAcpld DRAM

  上傳時間： 2017-07-20

  上傳用戶：ikemada

• 本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲免費下載

  資源簡介：本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計方法, 并給出了設(shè)計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標(biāo)簽： FPGA PLUS MAX CPLD

  上傳時間： 2014-02-01

  上傳用戶：wff

• 一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計與實現(xiàn)免費下載

  資源簡介：一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計與實現(xiàn)

  標(biāo)簽： FPGA 時鐘 跟蹤環(huán)路

  上傳時間： 2018-03-22

  上傳用戶：caigen0001

• 一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計與實現(xiàn)免費下載

  資源簡介：該文檔為一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計與實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA 可重構(gòu)密碼芯片

  上傳時間： 2021-11-21

  上傳用戶：

• 一種基于FPGA的分頻器的實現(xiàn)免費下載

  資源簡介：該文檔為一種基于FPGA的分頻器的實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時間： 2021-12-01

  上傳用戶：

• 一種基于FPGA的Deflate壓縮算法免費下載

  資源簡介：一種基于FPGA的Deflate壓縮算法研究與實現(xiàn)

  標(biāo)簽： Deflate FPGA 壓縮算法

  上傳時間： 2013-07-04

  上傳用戶：dapangxie

• 基于FPGA的多普勒測頻系統(tǒng)設(shè)計免費下載

  資源簡介：多普勒計程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測速和計算航程的儀器，它是船用導(dǎo)航設(shè)備的重要組成之一。針對于多普勒計程儀的核心問題——頻率估計，本文提出了一種基于FPGA實現(xiàn)的多普勒測頻方案，它具有抗干擾能力強、運算速度快等特點。本...

  標(biāo)簽： FPGA 多普勒 測頻 系統(tǒng)設(shè)計

  上傳時間： 2013-04-24

  上傳用戶：121212121212

• 一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點設(shè)計方案免費下載

  資源簡介：節(jié)點是網(wǎng)絡(luò)系統(tǒng)的基本控制單元，論文提出了一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點設(shè)計方案，它能夠提高單節(jié)點并行處理能力，其模塊化結(jié)構(gòu)增強了節(jié)點的可靠性。

  標(biāo)簽： CPLD 多處理器 控制網(wǎng)絡(luò) 節(jié)點設(shè)計

  上傳時間： 2013-08-31

  上傳用戶：shanxiliuxu

• 針對DIDS網(wǎng)絡(luò)提出了一種基于移動代理的入侵監(jiān)測系統(tǒng)結(jié)構(gòu)免費下載

  資源簡介：針對DIDS網(wǎng)絡(luò)提出了一種基于移動代理的入侵監(jiān)測系統(tǒng)結(jié)構(gòu)

  標(biāo)簽： DIDS 網(wǎng)絡(luò) 移動代理 監(jiān)測系統(tǒng)

  上傳時間： 2014-01-18

  上傳用戶：bjgaofei

• 介紹一種基于單片機控制的多功能直流穩(wěn)壓電源的設(shè)計方案。該電源簡單易用 ,精度高、成 本低 ,可以用作信號發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號 通過軟件升級很容 易實現(xiàn)功能擴免費下載

  資源簡介：介紹一種基于單片機控制的多功能直流穩(wěn)壓電源的設(shè)計方案。該電源簡單易用 ,精度高、成 本低 ,可以用作信號發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號 通過軟件升級很容 易實現(xiàn)功能擴展。

  標(biāo)簽： 單片機控制 信號發(fā)生器 三角波 信號

  上傳時間： 2015-10-14

  上傳用戶：franktu

• 數(shù)字水印技術(shù)近年來得到了較大的發(fā)展,基于變換域的水印技術(shù)是目前研究的熱點。該文提出了一種基于DCT域的自適應(yīng)水印算法。實驗結(jié)果表明,這種算法具有良好的性能,實現(xiàn)的水印具有不可見性,而且具有較好的魯棒性免費下載

  資源簡介：數(shù)字水印技術(shù)近年來得到了較大的發(fā)展,基于變換域的水印技術(shù)是目前研究的熱點。該文提出了一種基于DCT域的自適應(yīng)水印算法。實驗結(jié)果表明,這種算法具有良好的性能,實現(xiàn)的水印具有不可見性,而且具有較好的魯棒性。

  標(biāo)簽： DCT 數(shù)字水印技術(shù) 發(fā)展 變換域

  上傳時間： 2014-01-19

  上傳用戶：chenjjer