基于51單片機(jī)開(kāi)發(fā)的心形流水燈的小程序，原理圖、仿真及源碼
標(biāo)簽： 51單片機(jī) 流水燈 程序 原理圖 仿真
上傳時(shí)間： 2022-07-17
上傳用戶：slq1234567890
可報(bào)警的電子脈搏計(jì)、心率計(jì)設(shè)計(jì)，附原理圖、仿真以及源碼
標(biāo)簽： 報(bào)警 電子 脈搏 心率 設(shè)計(jì) 原理圖 仿真 以及
上傳時(shí)間： 2022-07-18
上傳用戶：默默
這是一個(gè)修改Oreilly Java 網(wǎng)路程式設(shè)計(jì)範(fàn)例的程式 主要是將裡面的一個(gè)小程式加上視窗管理者介面方便使用 使用環(huán)境： 需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設(shè)定OK，在windows直接點(diǎn)選執(zhí)行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標(biāo)簽： JAVA_HOME Oreilly Java path
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
一、 問(wèn)題描述與分析： (1) 根據(jù)用戶選擇提供相應(yīng)的功能 (2) 運(yùn)動(dòng)會(huì)分?jǐn)?shù)統(tǒng)計(jì)。 (3) 能夠按照指數(shù)降序排列建立并輸出多項(xiàng)式；能夠完成兩個(gè)多項(xiàng)式的相加、相減 (4) 可以輸入一個(gè)任意大小的迷宮數(shù)據(jù)，用非遞歸的方法求出一條走出迷宮的路徑，并將路徑輸出。 (5) 猴子選大王。 (6) 建立建立最優(yōu)二叉樹(shù)函數(shù) (7) 紙牌游戲
標(biāo)簽： 多項(xiàng)式 分 減 用戶
上傳時(shí)間： 2014-12-04
上傳用戶：sclyutian
直流電動(dòng)機(jī)具有運(yùn)動(dòng)效率高和調(diào)速性能好等諸多優(yōu)點(diǎn),但傳統(tǒng)的直流電動(dòng)機(jī)均采用電刷,以機(jī)械方法進(jìn)行換向,因而存在致命弱點(diǎn),再加上制造成本高及維修困難等缺點(diǎn),從而限制了它的應(yīng)用范圍.近年來(lái)隨著永磁材料、現(xiàn)代電力電子技術(shù)、計(jì)算機(jī)技術(shù)和現(xiàn)代控制理論的迅猛發(fā)展而成熟起來(lái)的永磁無(wú)刷直流電動(dòng)機(jī)(Brushless Direct Current Motor-BIDCM)具有體積小、重量輕、效率高、噪音低且可靠性高的特點(diǎn),因而得到了廣泛的應(yīng)用.該文研究的對(duì)象是由兩套三相無(wú)刷直流電動(dòng)機(jī)組成的六相無(wú)刷直流電動(dòng)機(jī),每套繞組三相對(duì)稱,兩套繞組對(duì)應(yīng)相之間相差30°電角度.重點(diǎn)研究六相無(wú)刷直流電機(jī)的轉(zhuǎn)矩特性和系統(tǒng)的可靠性.在分析無(wú)刷直流電動(dòng)機(jī)電磁轉(zhuǎn)矩產(chǎn)生原理的基礎(chǔ)上,闡述了三相無(wú)刷直流電動(dòng)機(jī)轉(zhuǎn)矩脈動(dòng)的原因,在此基礎(chǔ)上提出六相無(wú)刷直流電動(dòng)機(jī).分析結(jié)果表明,六相無(wú)刷直流電動(dòng)機(jī)的轉(zhuǎn)矩特性優(yōu)于三相無(wú)刷直流電機(jī),并且系統(tǒng)的可靠性也較高.該文對(duì)無(wú)刷直流電動(dòng)機(jī)的工作原理進(jìn)行了詳盡的分析,建立了三相和六相無(wú)刷直流電動(dòng)機(jī)的數(shù)學(xué)模型.并利用MATLAB/SIMULINK軟件建立了三相和六相無(wú)刷直流電動(dòng)機(jī)的系統(tǒng)仿真模型.該系統(tǒng)仿真模型采用雙閉環(huán)控制,內(nèi)環(huán)為電流環(huán)(采用滯環(huán)調(diào)節(jié)),外環(huán)為速度環(huán)(采用PI調(diào)節(jié)).對(duì)所得的仿真結(jié)果進(jìn)行分析,表明與理論分析相吻合,證明了六相無(wú)刷直流電動(dòng)機(jī)仿真模型的正確性.對(duì)兩套繞組可能出現(xiàn)的故障進(jìn)行仿真分析,結(jié)果表明六相無(wú)刷直流電動(dòng)機(jī)具有較強(qiáng)的容錯(cuò)能力.由此得出結(jié)論,該文提出的六相無(wú)刷直流電動(dòng)機(jī)方案是可行的.由于繞組在電機(jī)的結(jié)構(gòu)中占有相當(dāng)重要的位置,該文利用槽號(hào)相位表,設(shè)計(jì)了三相和六相無(wú)刷直流電動(dòng)機(jī)的繞組.對(duì)槽號(hào)的分配,線圈的連接作了詳細(xì)地說(shuō)明.該文還對(duì)三相和六相無(wú)刷直流電動(dòng)機(jī)定子繞組的磁勢(shì)進(jìn)行了諧波分析,分析結(jié)果表明了六相無(wú)刷直流電動(dòng)機(jī)定子繞組的磁勢(shì)高次諧波含量要少于三相無(wú)刷直流電動(dòng)機(jī).
標(biāo)簽： 六相 無(wú)刷直流電動(dòng)機(jī)
上傳時(shí)間： 2013-07-13
上傳用戶：
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來(lái)越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問(wèn) 題。 1) 時(shí)鐘的快速電平切換將給電路帶來(lái)的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來(lái)達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來(lái)分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來(lái)的4 倍(如圖1b 所示)。 以前也有人嘗試過(guò)用專門的延遲線或邏輯門延時(shí)來(lái)達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無(wú)法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來(lái)半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過(guò)一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說(shuō)明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開(kāi)銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開(kāi)頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說(shuō), 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來(lái)很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過(guò)鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過(guò)分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過(guò)鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過(guò)優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無(wú)法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過(guò) 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫(xiě)入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過(guò)采樣 點(diǎn)依次相差90°相位。通過(guò)存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問(wèn)題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
長(zhǎng)高44b0xi BIOS源碼 FS44B0II BIOS具有啟動(dòng)、引導(dǎo)，下載、燒寫(xiě)，設(shè)置日期、時(shí)間，設(shè)置工作頻率等多種功能，並且支持各種參數(shù)的存儲(chǔ)和自動(dòng)調(diào)用。 可以用flashpgm等軟件將BIOS燒寫(xiě)到Flash中去，BIOS的自身駐留地址位于NOR FLASH的0x1f0000處，系統(tǒng)參數(shù)保存在0x1ff000以上區(qū)域中。所以在燒寫(xiě)完BIOS，上電復(fù)位后先要執(zhí)一定要執(zhí)行backup命令把BIOS本身拷貝到NOR FLASH的高端1f0000去。
上傳時(shí)間： 2013-12-25
上傳用戶：ainimao
J2EE高校學(xué)籍管理信息系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn) 本文中的學(xué)籍信息管理系統(tǒng)將 Mvc 以ModelViewControl) 模式和J2EE相結(jié)合，使界面與業(yè)務(wù)邏輯徹底分離，在系統(tǒng)架構(gòu)中各司其職、互不干涉，具有較強(qiáng)的伸縮性、 通用性和可操作性。 文中用統(tǒng)一建模語(yǔ)言UML對(duì)系統(tǒng)進(jìn)行詳細(xì)分析，并給出了系統(tǒng)的具體設(shè)計(jì)， 包括系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、數(shù)據(jù)庫(kù) 設(shè)計(jì)、信息安全訪問(wèn)設(shè)計(jì)等。 此外，本文還著重描述了系統(tǒng)實(shí)現(xiàn)過(guò)程中的一些關(guān)鍵技術(shù)， 包括在系統(tǒng)數(shù)據(jù)訪問(wèn)，實(shí) 現(xiàn)的 相關(guān)技術(shù)( 如 數(shù)據(jù)庫(kù)連接池技術(shù)) 以 及加密技術(shù)等。 系統(tǒng)采用基于J ZE E 多層結(jié)構(gòu)，各項(xiàng)應(yīng)用均在We b上展開(kāi)，通過(guò)We b方式完成用 戶與系統(tǒng)的交互。瀏覽器層為用戶提供可視化圖形界面 We b服務(wù)層響應(yīng)客戶請(qǐng)求，為 客戶提供所請(qǐng)求的數(shù)據(jù) 應(yīng)用服務(wù)層進(jìn)行應(yīng)用邏輯計(jì)算，完成瀏覽器請(qǐng)求的相應(yīng)的商業(yè) 計(jì)算和業(yè)務(wù)數(shù)據(jù)操作 數(shù)據(jù)庫(kù)層存儲(chǔ)、管理數(shù)據(jù)信息。采用多層結(jié)構(gòu)的方式使得系統(tǒng)具 有很強(qiáng)的伸縮性、通用性、兼容性和可操作性，每一層能夠?qū)Ｗ⒂谔囟ǖ慕巧凸δ堋? 系統(tǒng)的實(shí)現(xiàn)中采用J a va 的加密技術(shù)完成用戶信息的加密、 認(rèn)證功能 采用數(shù)據(jù)庫(kù)連接池 技術(shù)提高系統(tǒng)的數(shù)據(jù)庫(kù)訪問(wèn)效率等。
標(biāo)簽： J2EE ModelViewControl Mvc 管理信息系統(tǒng)
上傳時(shí)間： 2016-06-01
上傳用戶：離殤
設(shè)計(jì)了一基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的低頻數(shù)字式相位測(cè)量?jī)x。該測(cè)量?jī)x包括數(shù)字式移相信號(hào)發(fā)生器和相位測(cè)量?jī)x兩部分，分別完成移相信號(hào)的發(fā)生及其頻率、相位差的預(yù)置及數(shù)字顯示、發(fā)生信號(hào)的移相以及移相后信號(hào)相位差和頻率的測(cè)量與顯示幾個(gè)功能。其中數(shù)字式移相信號(hào)發(fā)生器可以產(chǎn)生預(yù)置頻率的正弦信號(hào)，也可產(chǎn)生預(yù)置相位差的兩路同頻正弦信號(hào)，并能顯示預(yù)置頻率或相位差值；相位測(cè)量?jī)x能測(cè)量移相信號(hào)的頻率、相位差的測(cè)量和顯示。兩個(gè)部分均采用基于FPGA的數(shù)字技術(shù)實(shí)現(xiàn)，使得該系統(tǒng)具有抗干擾能力強(qiáng), 可靠性好等優(yōu)點(diǎn)。
標(biāo)簽： FPGA 數(shù)字式 相位測(cè)量?jī)x 現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2016-06-18
上傳用戶：zhliu007
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
