I/O并行口直接驅動LED顯示1. 實驗任務 如圖13所示，利用AT89S51單片機的P0端口的P0.0－P0.7連接到一個共陰數碼管的a－h的筆段上，數碼管的公共端接地。在數碼
上傳時間： 2013-06-15
上傳用戶：kytqcool
隨著計算機技術、半導體技術、微電子技術技術的不斷融合，嵌入式系統的應用得到了迅猛發展。本文以嵌入式系統開發為背景，研究基于ARM和μC/OS-II的嵌入式系統及其在加密解密模塊中的應用。 本文在介紹了嵌入式系統和硬件實現Rijndael算法的研究現狀之后，簡要概述了Rijndael加密算法的結構、輪變換、密鑰擴展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結構、開發板平臺的選擇和板上主體硬件電路等相關內容。 在深入地研究了Rijndael加密算法之后以及根據嵌入式系統的一般要求，本文設計了一個基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心，并以嵌入式實時操作系統μC/OS-II為軟件平臺，在ARM ADS1.2環境下進行系統軟件開發。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優勢以及發揮了μC/OS-II可移植性好、穩定性和可靠性高的優點。 本文重點論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應用軟件部分中任務和模塊的流程設計。在該加密模塊應用軟件設計部分中，對各個任務的創建、定義、優先級設置和事件的定義、對文件的操作進行了設計，并且按照系統軟件設計的流程描述了模塊所有任務和部分子模塊的功能。
上傳時間： 2013-05-24
上傳用戶：Alibabgu
pb開發soket所需要的一個關鍵動態庫，我找了很久的，現在份享一下-pb socket dll
上傳時間： 2013-04-24
上傳用戶：refent
復費率CPU卡電能表ESAM及卡操作指令流程
上傳時間： 2013-05-22
上傳用戶：xiaoxiang
隨著微電子技術和電力電子技術的飛速發展，運動控制系統正朝著通用化、智能化、微型化的方向發展。目前，以數字信號處理器（DSP）和現場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數字I/O信號處理電路。 基于改進的數字PID控制器和前饋控制，設計開發了運動控制卡的位置閉環伺服控制器，并整定了控制器參數，獲得良好的伺服控制特性。 最后，采用WinDriver開發了控制卡的驅動程序，并詳細介紹了驅動程序的開發流程。
上傳時間： 2013-08-01
上傳用戶：00.00
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0～99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運動控制平臺的設計.文中在討論了永磁同步電機的控制策略的基礎上提出了針對表面式永磁同步伺服電機的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機轉子磁極位置的方法,以及SVPWM的原理和特性及其數字實現方法.詳細闡述由TMS320LF2407A和MAX3128A構建的傳動控制系統平臺.以上述平臺為基礎,設計了一個基于矢量控制的三環永磁同步伺服系統,為解決典Ⅱ系統超調和抗擾性的矛盾,將IP調節器引入系統.通過試驗證明IP調節器在不影響系統抗擾性和穩態精度的前提下,大大降低了電流的超調.工程實踐證明了設計的正確性.為了滿足用戶對系統方便操作和監視的要求,實現參數在線修改以及故障綜合,并滿足一定可視性,提出并設計了基于RS232的串行通訊程序,包括兩部分:PC機的監控系統和數字操作器.文中詳細分析了設計數字操作器的硬件模塊及框圖和軟件流程,實際應用表明數字操作器方便了用戶對系統的操縱和監視,已在實際工程中得到應用.
上傳時間： 2013-04-24
上傳用戶：ainimao
本書涉及大量豐富的、工程師所喜好的技術細節如多種不同的設計流程、工具和概念。此外本書還涵蓋了一系列技術層次相對低的主題，如基本概念等。
上傳時間： 2013-07-20
上傳用戶：D&L37
華為FPGA設計流程指南.......華為FPGA設計流程指南
上傳時間： 2013-05-29
上傳用戶：1134473521
近年來，人們對無線數據和多媒體業務的需求迅猛增加，促進了寬帶無線通信新技術的發展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術已經廣泛應用于各種高速寬帶無線通信系統中。然而 OFDM 系統相比單載波系統更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現系統的時頻同步是 OFDM 系統中非常關鍵的技術。 本文討論了非同步對 OFDM 系統的影響，分析了當前用于 OFDM 系統中基于數據符號的同步算法，并簡單介紹非基于數據符號同步技術。基于數據符號的同步技術通過加入訓練符號或導頻等附加信息，并利用導頻或訓練符號的相關性實現時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術的快速發展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術和 Altera 公司制造的 FPGA 芯片的原理和結構特點進行了闡述，還介紹了在相關軟件平臺進行開發的系統流程。 論文在對基于數據符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數據有一定困難。基于循環前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優缺點，但可以根據不同的信道環境選用它們。
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
