亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

開關(guān)(guān)電源原理

  • 針對Xilinx公司FPGA的硬件電路原理與具體實(shí)現(xiàn)方法

    文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點(diǎn)，對各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語言完成，通過后仿真驗(yàn)證\r\n電路正確性，并給出綜合結(jié)果。

    標(biāo)簽： Xilinx FPGA 硬件 電路原理

    上傳時間： 2013-08-09

    上傳用戶：qiaoyue

  • FPGA開發(fā)光盤各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼

    附錄 光盤說明\r\n本書附贈的光盤包括各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實(shí)例名稱的對應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進(jìn)行運(yùn)行，也可以把

    標(biāo)簽： FPGA 發(fā)光 工程 源碼

    上傳時間： 2013-08-11

    上傳用戶：ecooo

  • 數(shù)字頻率合成 (DDS) 技術(shù)的基本原理

    摘 要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發(fā)生器的設(shè)計(jì)方案，同時給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；FPGA；三相正弦信號

    標(biāo)簽： DDS 數(shù)字頻率合成

    上傳時間： 2013-08-14

    上傳用戶：kernor

  • altera 颶風(fēng)二代開發(fā)板的原理圖

    altera 颶風(fēng)二代開發(fā)板的原理圖，pdf格式\r\n

    標(biāo)簽： altera 開發(fā)板 原理圖

    上傳時間： 2013-08-15

    上傳用戶：qimingxing130

  • 等精度頻率測量原理

    主要介紹了等精度頻率測量原理，該原理具有在整個測試頻段內(nèi)保持高精度頻率\r\n測量的優(yōu)點(diǎn) 同時在該原理基礎(chǔ)上，采用了Verilog HDL語言設(shè)計(jì)了高速的等精度測頻\r\n模塊，并且利用EDA開發(fā)平臺QUARTUS11 3 .0對CPLD芯片進(jìn)行寫人，實(shí)現(xiàn)了計(jì)數(shù)等\r\n主要邏輯功能 還使用C語言設(shè)計(jì)了該等精度頻率計(jì)的主控程序以提高測量精度。本設(shè)\r\n計(jì)實(shí)現(xiàn)了對頻率變化范圍較大的信號進(jìn)行頻率測量，能夠滿足高速度、高精度的測頻要\r\n求。

    標(biāo)簽： 等精度 測量原理 頻率

    上傳時間： 2013-08-16

    上傳用戶：chenbhdt

  • 基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖

    基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

    標(biāo)簽： Verilog FPGA HDL 交通燈

    上傳時間： 2013-08-18

    上傳用戶：BOBOniu

  • 一個FPGA設(shè)計(jì)實(shí)例，含新的原理圖

    最近的一個新的原理圖，對于新手有一定的幫助作用！！\r\n希望喜歡

    標(biāo)簽： FPGA 設(shè)計(jì)實(shí)例 原理圖

    上傳時間： 2013-08-19

    上傳用戶：xy@1314

  • 自己現(xiàn)在用的CPLD下載線原理圖用74HC244芯片\r\n

    自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式

    標(biāo)簽： CPLD 244 74 HC

    上傳時間： 2013-08-31

    上傳用戶：dancnc

  • CPLD源碼 達(dá)芬奇開發(fā)套件

    CPLD源碼 達(dá)芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)

    標(biāo)簽： CPLD 源碼 開發(fā)套件 達(dá)芬奇

    上傳時間： 2013-09-01

    上傳用戶：pei5

  • VHDL語言編寫的FIR濾波器源碼

    VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計(jì)者有很好的指導(dǎo)作用\r\n

    標(biāo)簽： VHDL FIR 語言 編寫

    上傳時間： 2013-09-03

    上傳用戶：kaje

主站蜘蛛池模板： 剑川县| 建阳市| 砀山县| 青海省| 沾化县| 安化县| 宁波市| 泽库县| 临沭县| 阿合奇县| 嵊泗县| 通海县| 贡嘎县| 云阳县| 永安市| 边坝县| 鄂州市| 佛冈县| 苗栗市| 亚东县| 常山县| 北流市| 建平县| 五指山市| 东莞市| 灯塔市| 得荣县| 东莞市| 庆城县| 龙里县| 曲周县| 静宁县| 文昌市| 宜宾市| 塔河县| 定南县| 崇明县| 松江区| 忻城县| 荥阳市| 确山县|