亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

開(kāi)關(guān)量采集模塊

  • 基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì).rar

    高速大容量數(shù)據(jù)采集存儲(chǔ)技術(shù)在通信、航天、氣象、雷達(dá)等多個(gè)領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展,對(duì)數(shù)據(jù)的采集和傳輸速率要求越來(lái)越高,對(duì)數(shù)據(jù)存儲(chǔ)的速度和容量要求也越來(lái)越高。高速數(shù)據(jù)存儲(chǔ)主要包括存儲(chǔ)介質(zhì)選取、存儲(chǔ)器控制、數(shù)據(jù)存儲(chǔ)和總線應(yīng)用等,如何實(shí)時(shí)、高速、連續(xù)大量地采集存儲(chǔ)數(shù)據(jù)是一個(gè)關(guān)鍵性問(wèn)題。 本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲(chǔ)介質(zhì),采用RAID0配置的磁盤陣列形式,并配合板載的128MB內(nèi)存實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速大容量穩(wěn)定存儲(chǔ)。 該磁盤陣列同時(shí)管理五個(gè)IDE硬盤,平均數(shù)據(jù)流達(dá)到250MB/s,峰值傳輸速率達(dá)到500MB/s,也可以擴(kuò)展更多硬盤構(gòu)成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接,可同時(shí)存儲(chǔ)四路AD數(shù)據(jù),可以通過(guò)人機(jī)交互界面實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集情況,在計(jì)算機(jī)上實(shí)現(xiàn)整個(gè)磁盤陣列的實(shí)時(shí)控制。

    標(biāo)簽: FPGA 高速數(shù)據(jù) 采集

    上傳時(shí)間: 2013-06-14

    上傳用戶:2404

  • 基于FPGA的視頻圖像分析.rar

    對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大,需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理,進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性,而被廣泛研究與應(yīng)用。H.264/AVC采用了先進(jìn)的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog,以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái),在開(kāi)發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設(shè)計(jì)的首選,尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等,然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺(tái),運(yùn)用H.264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn),對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái),進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析,其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì);最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H.264/AVC部分算法,并進(jìn)行功能仿真,得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程,詳細(xì)研究了H.264/AVC算法,并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法,對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼

    標(biāo)簽: FPGA 視頻 圖像分析

    上傳時(shí)間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 基于FPGA的糧倉(cāng)溫濕度模糊監(jiān)控系統(tǒng).rar

    溫濕度是影響糧食儲(chǔ)藏的重要參數(shù),兩者之間是相互關(guān)聯(lián)的,溫濕度控制不好必然引起糧食發(fā)熱和霉變,且極易產(chǎn)生連鎖反應(yīng),從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲(chǔ)系統(tǒng)的性能。岡此,糧食溫濕度測(cè)控技術(shù)在農(nóng)業(yè)上的應(yīng)用是十分重要的。本文研究基于FPGA的糧倉(cāng)溫濕度監(jiān)制系統(tǒng)。 設(shè)計(jì)了基于FPGA的糧倉(cāng)溫濕度監(jiān)控系統(tǒng),該系統(tǒng)主要由溫濕度傳感器、控制電路、單片機(jī)和上位機(jī)構(gòu)成。單片機(jī)主要完成溫度數(shù)據(jù)的采集和上位機(jī)的通訊;控制電路基于FPGA進(jìn)行設(shè)計(jì),主要負(fù)責(zé)采集濕度信息,計(jì)算溫濕度偏差及其變化率,通過(guò)調(diào)用模糊控制算法對(duì)溫濕度進(jìn)行模糊控制,單片機(jī)通過(guò)RS485總線和上位機(jī)進(jìn)行串口通信,使上位機(jī)能夠?qū)崟r(shí)記錄,顯示溫濕度變化值和控制過(guò)程曲線。該系統(tǒng)實(shí)現(xiàn)了糧倉(cāng)內(nèi)溫濕度的實(shí)時(shí)監(jiān)測(cè),使管理人員可以實(shí)時(shí)掌控糧倉(cāng)內(nèi)的溫濕度情況。 采用FPGA設(shè)計(jì)控制電路簡(jiǎn)化了系統(tǒng)的組成和外圍數(shù)字電路,易于系統(tǒng)擴(kuò)展和升級(jí),內(nèi)部集成了信號(hào)處理、控制、檢測(cè)電路,減少了系統(tǒng)的體積,縮短了開(kāi)發(fā)周期,大大增強(qiáng)了系統(tǒng)的可靠性;配合功率驅(qū)動(dòng)、電源等外圍電路,完成信號(hào)采集、處理和控制等功能,節(jié)省了開(kāi)發(fā)成本,使糧倉(cāng)溫濕度控制系統(tǒng)更加集成化。這也恰恰更加符合當(dāng)今電子產(chǎn)品高精度,集成化的要求。 系統(tǒng)采用直接輸出數(shù)字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時(shí)器組成振蕩電路,其輸出為頻率脈沖信號(hào),與濕度值成線性關(guān)系,該頻率脈沖信號(hào)可直接送入FPGA進(jìn)行計(jì)數(shù),這樣溫濕度傳感器輸出的信號(hào)都沒(méi)有經(jīng)過(guò)放大、A/D轉(zhuǎn)換,進(jìn)一步減少了測(cè)量誤差。控制電路采用了VHDL硬件描述語(yǔ)言進(jìn)行編寫(xiě)。本裝置已作出實(shí)樣,通過(guò)了調(diào)試,已達(dá)到預(yù)期效果。

    標(biāo)簽: FPGA 溫濕度 模糊

    上傳時(shí)間: 2013-06-16

    上傳用戶:731140412

  • 基于線陣CCD和FPGA干涉型甲烷測(cè)量?jī)x的研究.rar

    近年來(lái),瓦斯事故在煤礦生產(chǎn)事故中所占比例越來(lái)越高,給礦工的生產(chǎn)生活帶來(lái)了極大的災(zāi)難,必須加強(qiáng)對(duì)瓦斯的監(jiān)測(cè)監(jiān)控,避免瓦斯爆炸事故。因此對(duì)瓦斯氣體進(jìn)行快速、實(shí)時(shí)檢測(cè)對(duì)于煤礦安全生產(chǎn)及環(huán)境保護(hù)有特別重要的意義。便攜式甲烷檢測(cè)報(bào)警儀是各國(guó)應(yīng)用最早最普遍的一種甲烷濃度檢測(cè)儀表,可隨時(shí)檢測(cè)作業(yè)場(chǎng)所的甲烷濃度,也可使用甲烷傳感器對(duì)甲烷濃度進(jìn)行連續(xù)實(shí)時(shí)地監(jiān)測(cè)。大體上當(dāng)前應(yīng)用的便攜式甲烷檢測(cè)儀器,按檢測(cè)原理分為光學(xué)甲烷檢測(cè)儀、熱導(dǎo)型甲烷檢測(cè)儀、熱催化型甲烷檢測(cè)報(bào)警儀、氣敏半導(dǎo)體式甲烷檢測(cè)儀等幾種。 光干涉甲烷檢測(cè)儀性能穩(wěn)定、使用壽命長(zhǎng),測(cè)量準(zhǔn)確,是我國(guó)煤礦主要的便攜式甲烷檢測(cè)儀器。但現(xiàn)有的光干涉甲烷檢測(cè)儀存在自動(dòng)化程度低、測(cè)量方法繁瑣、讀數(shù)不直觀,人為誤差較大、不能存儲(chǔ)數(shù)據(jù)等缺點(diǎn)。為此本文在干涉型甲烷檢測(cè)儀實(shí)現(xiàn)的原理上提出利用線陣型電荷耦合器件(CCD)對(duì)干涉條紋進(jìn)行非接觸式的自動(dòng)測(cè)量,獲得條紋信息,通過(guò)CCD驅(qū)動(dòng)、高速模數(shù)轉(zhuǎn)換、數(shù)據(jù)采集等關(guān)鍵技術(shù),實(shí)現(xiàn)了干涉條紋位移的精確測(cè)量,由單片機(jī)對(duì)量化后的測(cè)量信號(hào)進(jìn)行智能處理,數(shù)字化顯示甲烷含量的測(cè)量結(jié)果。 光干涉甲烷檢測(cè)的關(guān)鍵是對(duì)干涉條紋中白基線以及黑色條紋位置的檢測(cè),本設(shè)計(jì)采用線陣CCD成像獲取條紋信息判別其位置。CCD是一種性能獨(dú)特的半導(dǎo)體光電器件,近年來(lái)在攝像、工業(yè)檢測(cè)等科技領(lǐng)域里得到了廣泛的應(yīng)用。將CCD技術(shù)應(yīng)用于位置測(cè)量可以實(shí)現(xiàn)高精度和非接觸測(cè)量的要求;運(yùn)用FPGA實(shí)現(xiàn)CCD芯片的驅(qū)動(dòng)具有速度快、穩(wěn)定高等優(yōu)點(diǎn):模數(shù)轉(zhuǎn)換之后的數(shù)據(jù)沒(méi)有采用專用存儲(chǔ)芯片進(jìn)行存儲(chǔ),而采用FPGA硬件開(kāi)發(fā)平臺(tái)和Verilog HDL硬件描述語(yǔ)言編寫(xiě)代碼實(shí)現(xiàn)數(shù)據(jù)采集模塊系統(tǒng),同時(shí)提高數(shù)據(jù)采集精準(zhǔn)度,既降低成本又提高了存儲(chǔ)效率。 本文設(shè)計(jì)的新系統(tǒng)使用方便、精度高、數(shù)據(jù)可儲(chǔ)存,克服了傳統(tǒng)光干涉甲烷檢測(cè)儀的缺點(diǎn),技術(shù)指標(biāo)和功能都得到較大改善。

    標(biāo)簽: FPGA CCD 線陣

    上傳時(shí)間: 2013-06-08

    上傳用戶:jogger_ding

  • 基于DSP和FPGA的數(shù)字化開(kāi)關(guān)電源的實(shí)用化研究.rar

    文章開(kāi)篇提出了開(kāi)發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開(kāi)關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對(duì)不同的客戶要求來(lái)“量身定做”不同的產(chǎn)品,同時(shí)幾乎沒(méi)有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天,這種傳統(tǒng)的模擬開(kāi)關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開(kāi)關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化,使開(kāi)關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能,同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求,這就降低了開(kāi)發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù),數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天,最后一個(gè)沒(méi)有數(shù)字化的堡壘就是電源領(lǐng)域。近年來(lái),數(shù)字電源的研究勢(shì)頭與日俱增,成果也越來(lái)越多。雖然目前中國(guó)制造的開(kāi)關(guān)電源占了世界市場(chǎng)的80%以上,但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒(méi)有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開(kāi)關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上,提出了一種新的數(shù)字化調(diào)節(jié)器方案,即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì),并通過(guò)測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐,使系統(tǒng)電路更簡(jiǎn)單,精度更高,通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開(kāi)關(guān)電源發(fā)展的現(xiàn)狀,以及研究數(shù)字化開(kāi)關(guān)電源的意義。然后提出了數(shù)字化開(kāi)關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案,并與傳統(tǒng)的開(kāi)關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來(lái)做數(shù)字化PID調(diào)節(jié),通過(guò)數(shù)字化PID算法產(chǎn)生PWM波來(lái)控制斬波器,控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器,使電路更簡(jiǎn)單,精度更高,通用性更強(qiáng)。傳統(tǒng)的模擬開(kāi)關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成,采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來(lái)自主回路的電流取樣,電壓反饋信號(hào)來(lái)自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端,用來(lái)實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來(lái)保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過(guò)流過(guò)壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次,文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì),并給出了具體的電路圖,同時(shí)寫(xiě)出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開(kāi)關(guān)量檢測(cè)、環(huán)境開(kāi)關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng),要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來(lái)控制ADC,這樣就避免了高速采樣占用系統(tǒng)資源的問(wèn)題,減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié),從而產(chǎn)生PWM波來(lái)控制逆變橋的開(kāi)關(guān)速率,從而達(dá)到閉環(huán)控制的目的。 最后,對(duì)數(shù)字化開(kāi)關(guān)電源和模擬開(kāi)關(guān)電源做了對(duì)比測(cè)試,得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方,認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間,這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反,同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開(kāi)發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下,數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來(lái)基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源,系統(tǒng)還有值得改進(jìn)的地方,比如改進(jìn)主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域,將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來(lái)。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上,只要是相關(guān)的領(lǐng)域都可以采用。

    標(biāo)簽: FPGA DSP 數(shù)字化

    上傳時(shí)間: 2013-06-29

    上傳用戶:dreamboy36

  • 基于FPGA的PCI總線圖像采集卡的設(shè)計(jì)與實(shí)現(xiàn).rar

    圖像采集系統(tǒng)是數(shù)字圖像信號(hào)處理過(guò)程中不可缺少的重要部分,它將前端相機(jī)所捕獲的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào),或者直接從數(shù)字相機(jī)中獲取數(shù)字信號(hào),然后通過(guò)高速的計(jì)算機(jī)總線傳回計(jì)算機(jī),憑借計(jì)算機(jī)的強(qiáng)大的運(yùn)算、數(shù)據(jù)存儲(chǔ)與處理等操作能力,可以方便快捷地對(duì)信號(hào)進(jìn)行分析處理,具有人機(jī)友好、功能靈活、可移植性強(qiáng)等優(yōu)點(diǎn)。隨著對(duì)數(shù)據(jù)傳送速度要求的提高,PCI總線以其高的數(shù)據(jù)傳輸率,即插即用,低功耗等眾多優(yōu)點(diǎn),得到廣泛的應(yīng)用。本文針對(duì)PCI總線接口電路使用的廣泛性,介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機(jī)制,采用可編程邏輯器件FPGA實(shí)現(xiàn)與PCI9054的本地接口的信號(hào)轉(zhuǎn)換,給出了邏輯實(shí)現(xiàn)方案和仿真圖。本文針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析,并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí),文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。在文章的軟件設(shè)計(jì)部分介紹了WinDriver驅(qū)動(dòng)開(kāi)發(fā)工具,利用WinDriver工具,在WindowsXP系統(tǒng)下實(shí)現(xiàn)設(shè)備的驅(qū)動(dòng)程序開(kāi)發(fā),完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。

    標(biāo)簽: FPGA PCI 總線

    上傳時(shí)間: 2013-06-09

    上傳用戶:

  • 基于FPGA的PCI數(shù)據(jù)采集卡的研究與開(kāi)發(fā).rar

    隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟,計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷,PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡,成為數(shù)據(jù)采集的主流。為了簡(jiǎn)化PCI數(shù)據(jù)采集卡結(jié)構(gòu),提高數(shù)據(jù)采集可靠性,本文研究并開(kāi)發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對(duì)PCI對(duì)目標(biāo)設(shè)備數(shù)據(jù)采集卡實(shí)現(xiàn)的原理和方法進(jìn)行了深入研究,設(shè)計(jì)了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路,通過(guò)在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分,構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊(duì)列等模塊電路。利用ModelSim對(duì)PCI系統(tǒng)進(jìn)行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計(jì),最終制作了PCI數(shù)據(jù)采集卡。 論文針對(duì)PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求,研究了WDM設(shè)備驅(qū)動(dòng)軟件、Windows環(huán)境的簡(jiǎn)易虛擬示波器以及簡(jiǎn)易虛擬邏輯儀實(shí)現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺(tái),開(kāi)發(fā)了WDM設(shè)備驅(qū)動(dòng)程序。實(shí)現(xiàn)了Windows環(huán)境的簡(jiǎn)易虛擬示波器,和簡(jiǎn)易虛擬邏輯儀。系統(tǒng)測(cè)試結(jié)果表明該系統(tǒng)設(shè)計(jì)正確,系統(tǒng)運(yùn)行穩(wěn)定,功能和指標(biāo)達(dá)到了設(shè)計(jì)要求。

    標(biāo)簽: FPGA PCI 數(shù)據(jù)采集卡

    上傳時(shí)間: 2013-07-27

    上傳用戶:yzy6007

  • 基于FPGA的視頻圖像處理系統(tǒng).rar

    隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,視頻圖像處理技術(shù)近年來(lái)得到極大的重視和長(zhǎng)足的發(fā)展,其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問(wèn)題是當(dāng)處理的數(shù)據(jù)量很大時(shí),處理速度慢,執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過(guò)程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖;其次選擇視頻轉(zhuǎn)換芯片SAA7113,完成視頻圖像采集模塊的設(shè)計(jì),主要分三步完成:1)配置視頻轉(zhuǎn)換芯片的工作模式,完成視頻轉(zhuǎn)化芯片SAA7113的初始化:2)通過(guò)分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn),來(lái)識(shí)別奇偶場(chǎng)信號(hào)、場(chǎng)消隱信號(hào)和有效行數(shù)據(jù)的開(kāi)始和結(jié)束信號(hào)三種控制信號(hào),并根據(jù)控制信號(hào),用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集;3)分析SRAM的讀寫(xiě)控制時(shí)序,采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫(xiě)軟件測(cè)試文件,在ISE Simulator仿真環(huán)境進(jìn)行程序測(cè)試與運(yùn)行,并分析仿真結(jié)果,驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性;最后,對(duì)常用視頻圖像算法的MATLAB仿真,選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE,利用模塊構(gòu)建方式,搭建視頻算法平臺(tái),實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法,在Simulink中仿真并自動(dòng)生成硬件描述語(yǔ)言和網(wǎng)表,對(duì)資源的消耗做簡(jiǎn)要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開(kāi)發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開(kāi)發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢(shì)。

    標(biāo)簽: FPGA 視頻圖像 處理系統(tǒng)

    上傳時(shí)間: 2013-05-20

    上傳用戶:fudong911

  • 基于FPGA和DSP的車牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著交通工具的迅猛發(fā)展,智能交通系統(tǒng)(Intelligent TransportationSystems,簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中,車牌識(shí)別(LicensePlate Recognition,簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響,牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾,這都給識(shí)別造成一定難度。因此,在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。 本文研究和設(shè)計(jì)了一種集圖象采集,圖象識(shí)別,圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開(kāi)發(fā)兩個(gè)方面,充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù),從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。 本文的主要工作有兩部分組成,具體如下: (1) 在硬件設(shè)計(jì)方面:實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng);設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖;完成電路板調(diào)試,以及完成FPGA.在高速圖像采集中的veriIog應(yīng)用程序開(kāi)發(fā)。 (2) 在軟件開(kāi)發(fā)方面:完成Philips公司的SAA7113H的配置代碼開(kāi)發(fā),以及DSP底層的部分驅(qū)動(dòng)程序開(kāi)發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出,并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作,包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。 目前,嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功,系統(tǒng)軟件代碼程序也已經(jīng)開(kāi)發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能,具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn),為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。

    標(biāo)簽: FPGA DSP 車牌識(shí)別系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:yangbo69

  • 基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

    數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ),廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展,人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重,對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性,結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì),在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù),為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上,結(jié)合成熟的商業(yè)化IP核,提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案,并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn),選擇合適的內(nèi)存調(diào)度方案,采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng),并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析,結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。

    標(biāo)簽: SDRAM FPGA DDR

    上傳時(shí)間: 2013-06-24

    上傳用戶:wangrong

主站蜘蛛池模板: 商丘市| 苍溪县| 饶平县| 珲春市| 庄浪县| 来宾市| 华池县| 亚东县| 垫江县| 开封市| 白沙| 南丰县| 尉氏县| 吉木萨尔县| 嵊州市| 睢宁县| 体育| 贵港市| 梨树县| 东乌珠穆沁旗| 顺昌县| 札达县| 连云港市| 涿州市| 肇州县| 嘉祥县| 和林格尔县| 九寨沟县| 泊头市| 盘山县| 阿拉尔市| 思南县| 普定县| 莱芜市| 长武县| 安化县| 称多县| 攀枝花市| 白银市| 神木县| 吉隆县|