-
設(shè)計(jì)時(shí)需要過一款簡(jiǎn)單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個(gè)可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。
標(biāo)簽：
閂鎖電路
保護(hù)電源
上傳時(shí)間：
2013-11-11
上傳用戶：zq70996813
-
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採(cǎi)用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採(cǎi)用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對(duì)鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。
//-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
標(biāo)簽：
4x4
鍵盤
上傳時(shí)間：
2013-11-12
上傳用戶：a673761058
-
本文將探討微控制器與 PSoC (可編程系統(tǒng)單晶片)在數(shù)位電視應(yīng)用上的設(shè)計(jì)挑戰(zhàn)，並比較微控制器和 PSoC 架構(gòu)在處理這些挑戰(zhàn)時(shí)的不同處，以有效地建置執(zhí)行。
標(biāo)簽：
PSoC
MCU
比較
數(shù)位電視
上傳時(shí)間：
2013-11-22
上傳用戶：gengxiaochao
-
NNS-701 是專為移動(dòng)裝置設(shè)計(jì)的全功能NFC (Near Field Communication)控制器芯片。
標(biāo)簽：
NFC
集成
方案
上傳時(shí)間：
2013-10-11
上傳用戶：蠢蠢66
-
本技術(shù)文章將介紹如何運(yùn)用 NI LabVIEW FPGA 來設(shè)計(jì)並客製化個(gè)人的 RF 儀器，同時(shí)探索軟體設(shè)計(jì)儀器可為測(cè)試系統(tǒng)所提供的優(yōu)勢(shì)。
標(biāo)簽：
軟體
RF儀器
上傳時(shí)間：
2013-11-24
上傳用戶：toyoad
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2014-12-31
上傳用戶：sunshine1402
-
DesignSpark PCB 第3版現(xiàn)已推出!
包括3種全新功能:
1. 模擬介面 Simulation Interface
2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator
3. 零件群組 Component Grouping
第3版新功能介紹 (含資料下載)
另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來看看!
設(shè)計(jì)PCB產(chǎn)品激活：激活入品
Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽：
DesignSpark
PCB
設(shè)計(jì)工具
免費(fèi)下載
上傳時(shí)間：
2013-10-19
上傳用戶：小眼睛LSL
-
DesignSpark PCB 第3版現(xiàn)已推出!
包括3種全新功能:
1. 模擬介面 Simulation Interface
2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator
3. 零件群組 Component Grouping
第3版新功能介紹 (含資料下載)
另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來看看!
設(shè)計(jì)PCB產(chǎn)品激活：激活入品
Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽：
DesignSpark
PCB
設(shè)計(jì)工具
免費(fèi)下載
上傳時(shí)間：
2013-10-07
上傳用戶：a67818601
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2013-10-15
上傳用戶：3294322651
-
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽：
layout
design
pcb
硬件工程師
上傳時(shí)間：
2013-11-17
上傳用戶：cjf0304
