利用ARM處理器開發(fā)處理音頻信號的設備很多，如移動電話、MD(MiniDisc)，DVD播放器、MP3音頻譯碼器等；同樣，基于ARM處理器的網(wǎng)絡設備也很多，如網(wǎng)絡調(diào)制解調(diào)器、網(wǎng)絡電腦、因特網(wǎng)設備等。但利用ARM處理器把語音處理和網(wǎng)絡通信功能結合起來無疑是一種新的嘗試，它的設計成功會給網(wǎng)絡留言技術的開發(fā)提供一種新的思路。 本文通過一個ARM9芯片S3C2410作為處理器的嵌入式語音采集系統(tǒng)，詳細闡述了嵌入式系統(tǒng)的設計與開發(fā)過程，其中包括： 交叉編譯環(huán)境的搭建：交叉編譯環(huán)境是嵌入式開發(fā)工具的集合，搭建該環(huán)境就是在系統(tǒng)中編譯安裝開發(fā)工具鏈。 操作系統(tǒng)內(nèi)核的移植：這是嵌入式開發(fā)的主要單元之一，移植內(nèi)核主要是對內(nèi)核進行重新配置，使它符合特定系統(tǒng)的需要，然后重新編譯生成可執(zhí)行的內(nèi)核鏡像文件。 文件系統(tǒng)的移植：文件系統(tǒng)是操作系統(tǒng)對數(shù)據(jù)進行管理的有效和必要的助手。移植文件系統(tǒng)包括制作文件系統(tǒng)鏡像、在Flash上為文件系統(tǒng)分配存儲空間以及文件系統(tǒng)與嵌入式操作系統(tǒng)的有效配合。 驅動程序的設計：驅動是操作系統(tǒng)與硬件溝通的橋梁，驅動設計就是編寫具體硬件的讀寫控制函數(shù)并向操作系統(tǒng)提供統(tǒng)一的接口。 本文更著重于介紹實際開發(fā)中使用的技術以及遇到的問題和解決方法。在第4章中結合語音芯片UDA1341TS闡述了語音數(shù)據(jù)的采集與處理；結合網(wǎng)卡控制芯片CS8900A闡述了網(wǎng)絡通信和網(wǎng)卡的驅動，以及網(wǎng)絡開發(fā)中遇到的問題和解決方法。
標簽： ARM 語音采集 網(wǎng)絡傳輸
上傳時間： 2013-07-11
上傳用戶：luopoguixiong
機械手是自動裝配生產(chǎn)線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現(xiàn)抓取、搬運和裝配等工作。在減輕人的勞動強度和提高裝配質量和在惡劣環(huán)境下作業(yè)等方面，起到了積極的作用。嵌入式系統(tǒng)是近年來發(fā)展起來的以應用為中心并且軟硬件可裁剪的實時系統(tǒng)，它的特點是高度自動化，響應速度快等，非常適合于要求實時的和多任務的場合。 本文分析了機械手控制系統(tǒng)的功能要求，研究設計了一種基于ARM和DSP的機械手數(shù)控系統(tǒng)的方案。嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優(yōu)點，但其很難在處理大數(shù)據(jù)量、復雜算法時保證系統(tǒng)的靈活性和實時性。DSP作為數(shù)字信號處理的核心器件，能夠實時快速的完成控制算法運算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時間可縮短至幾十納秒。另外利用FPGA可以方便的實現(xiàn)各種接口的邏輯時序，豐富的接口使得該系統(tǒng)能夠方便的進行移植，擴展了該系統(tǒng)的應用領域，從而提升了其性價比，通過ARM處理器和DSP以及FPGA技術的有機結合，發(fā)揮各自的優(yōu)勢，使系統(tǒng)具有程序設計靈活、以太網(wǎng)通信、大容量存儲、高速數(shù)據(jù)輸出、可移植等特點，既滿足高速機械手自動控制的要求，同時又具有一定的通用性。 通過本課題實踐表明，基于ARM和DSP構建嵌入式數(shù)控系統(tǒng)的應用方案全可行、合理，同傳統(tǒng)的人機交互系統(tǒng)設計相比，能大量地減輕研發(fā)任務，提高發(fā)速度，能夠在短時間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。
標簽： ARM DSP 數(shù)控 系統(tǒng)研究
上傳時間： 2013-06-11
上傳用戶：康郎
本文著重于圖像壓縮傳輸技術的研究和硬件平臺的的制作。首先對視頻壓縮技術的背景及主要壓縮標準及其目前圖像處理ASIC芯片市場作一個簡單的回顧和分析，然后對目前比較流行的圖像壓縮和傳輸硬件平臺方案作一些分析和比較，選擇了一種DSP+ARM架構的圖像處理及傳輸模式，設計擬采用JPEG靜態(tài)圖像壓縮標準對單幅畫面實現(xiàn)壓縮，并通過DSP的HPI口把壓縮后的圖片傳輸至ARM處理器，通過ARM去實現(xiàn)圖像的存儲傳輸。 在硬件平臺的具體實現(xiàn)上，以TI的TMS320VC5402實現(xiàn)單幅靜態(tài)圖像的壓縮，ALTER公司的EPMT064S實現(xiàn)VC5402擴展存儲器的邏輯控制，通過VC5402的HPI接口實現(xiàn)與具有ARM920T內(nèi)核的S3C2410通信。在硬件平臺的制作上，選擇了國際流行的0rCAD+PowerPCB作為其原理圖和PCB板的制作工具。在軟件開發(fā)平臺上，選擇了以LINUX作為系統(tǒng)操作平臺。成本低、系統(tǒng)靈活、能基本滿足靜態(tài)圖像壓縮傳輸嵌入式開發(fā)平臺。 實驗初步結果表明該系統(tǒng)架構設計可行，為以后圖像壓縮傳輸技術的進一步研究打下了良好的基礎。
標簽： ARMDSP 圖像壓縮 傳輸 系統(tǒng)設計
上傳時間： 2013-07-14
上傳用戶：hongmo
嵌入式系統(tǒng)的開發(fā)與研究已經(jīng)成為當前的一個熱點，Linux由于其獨有的優(yōu)勢成為很多廠家開發(fā)嵌入式應用的系統(tǒng)，而ARM作為一種高性能、低成本的嵌入式RISC微處理器，已成為應用最廣泛的嵌入式處理器。而引導裝載程序Bootloader作為嵌入式系統(tǒng)設計的關鍵之一，針對不同嵌入式處理器開發(fā)相應的引導裝載程序也變的越來越重要。 本文主要圍繞著嵌入式Linux系統(tǒng)中使用比較廣泛的一種Bootloader即RedBoot的建立展開討論，詳細論述了在嵌入式Linux操作系統(tǒng)開發(fā)領域里所做的研究和實踐。 首先由設計完成的RedBoot方案應用在醫(yī)療儀器上的測試結果引入，開始介紹了Bootloader系統(tǒng)的概念，分析了目前嵌入式系統(tǒng)中開放源碼的Bootloader，選擇RedBoot作為文中使用的EW—AM9302開發(fā)平臺引導裝載程序，并詳細敘述引導過程，重點分析了基于網(wǎng)絡啟動的RedBoot，這是許多帶有網(wǎng)卡設備的嵌入式產(chǎn)品開發(fā)中常用的一種Bootloader方案。 最后，詳述如何設計完成擁有在線自動升級方式的RedBoot，其具有下載速度快，操作簡易性，功能更加完善，并將該RedBoot系統(tǒng)應用于基于EW—AM9302開發(fā)平臺的醫(yī)療器械開發(fā)和設計中，主要以ARM架構為基礎，完成該RedBoot在ARM9上的移植。根據(jù)測試結果，本方案的RedBoot完全達到開發(fā)標準，為嵌入式產(chǎn)品的開發(fā)提供了有效的手段。
標簽： ARMLinux RedBoot 嵌入式系統(tǒng)
上傳時間： 2013-05-30
上傳用戶：qulele
數(shù)字通信系統(tǒng)中，在實際信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了減小誤碼率，提高接收質量，必須采用差錯控制編碼。對于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯控制技術是針對于數(shù)字視頻通信而設計的，提出了糾錯編碼結合交織技術的實現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術的級聯(lián)。各技術中的參數(shù)設計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結構和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術，DVB-T系統(tǒng)，以及硬件實現(xiàn)所用到的FPGA實現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術的硬件實現(xiàn)方案。其中，重點論述了RS碼解碼的硬件實現(xiàn)。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設計方案并給出仿真結果。最后，將該差錯控制系統(tǒng)應用于一個輸出速率恒定的實際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設計。
上傳時間： 2013-04-24
上傳用戶：gcs333
隨著現(xiàn)代控制技術的飛速發(fā)展和傳統(tǒng)工業(yè)改造的逐步實現(xiàn)，能夠獨立工作的溫度檢測和顯示系統(tǒng)已經(jīng)應用于諸多領域。傳統(tǒng)的溫度監(jiān)測系統(tǒng)可靠性和實時性相對較差，溫度測量的精度和準確度較低，而且大多采用有線方式對整個系統(tǒng)進行控制，這不利于應用的擴展。近年來，嵌入式系統(tǒng)和無線通信技術(特別是短消息業(yè)務)受到遠程監(jiān)測領域研究者的密切關注，成為一個研究熱點。本文提出了一種將帶有I2C總線的ARM嵌入式微處理器和短消息業(yè)務(SMS)用于溫度檢測系統(tǒng)中的方法，實現(xiàn)了溫度的多點監(jiān)測。本文的主要研究內(nèi)容如下： (1)多點溫度監(jiān)測系統(tǒng)硬件設計。采用以ARM微處理器LPC2290芯片為核心的嵌入式工控板，通過對Benq無線通信模塊M22的控制，接收并識別監(jiān)測中心發(fā)過來的短消息內(nèi)容，實現(xiàn)了多點溫度的采集及顯示；采用八個帶有I2C總線接口的數(shù)字溫度傳感器LM75，組成八點溫度采集電路：利用帶有I2C總線接口的LED驅動器件ZLG7290及共陰式數(shù)碼管為溫度顯示電路，保證了溫度測量的精度和準確度。 (2)多點溫度監(jiān)測系統(tǒng)軟件設計。根據(jù)整個監(jiān)測系統(tǒng)的特點，提出了軟件設計的總體思路，并以ADS1.2為集成開發(fā)環(huán)境，將μC/OS-Ⅱ嵌入式操作系統(tǒng)的相關代碼移植到LPC2290中；采用分層體系思想，使用標準C語言編寫程序，結合嵌入式操作系統(tǒng)的任務管理、信號量等機制，并調(diào)用相關的應用程序接口函數(shù)(API函數(shù))，設計了包括溫度采集、溫度顯示、短消息接收與發(fā)送等多個子程序。 (3)監(jiān)測中心軟件設計。為了增強系統(tǒng)控制和數(shù)據(jù)管理功能，使用Visual C++6.0及ADO數(shù)據(jù)庫技術編寫了監(jiān)測中心軟件人機交互界面，通過串口使另一M22無線通信模塊同監(jiān)測中心上位機的通信，實現(xiàn)了在PC機上發(fā)送短消息指令對下位機進行遠程控制，并將接收到的數(shù)據(jù)存儲在Access數(shù)據(jù)庫中以便分析處理。 嵌入式技術和短消息業(yè)務在一定程度上提高了多點溫度監(jiān)測系統(tǒng)的測量精度、可靠性、穩(wěn)定性和實時性，對改進遠程監(jiān)測系統(tǒng)的控制方式和數(shù)據(jù)傳輸方式有一定的意義，也為對嵌入式應用項目的開發(fā)奠定了基礎。
標簽： ARM 多點 溫度監(jiān)測 系統(tǒng)設計
上傳時間： 2013-07-08
上傳用戶：feichengweoayauya
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統(tǒng),目前為止的軟件實現(xiàn)方案的執(zhí)行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現(xiàn)算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現(xiàn)問題,給出了一種硬件最優(yōu)化的算術編碼實現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術編碼實現(xiàn)方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環(huán)境中進行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現(xiàn)JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數(shù)字監(jiān)控系統(tǒng)等實際應用有著重要的意義.
上傳時間： 2013-05-16
上傳用戶：671145514
AES是美國于2000年10月份確立的高級加密標準，該標準的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡的關鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進行加密。在不影響網(wǎng)絡性能的前提下，快速實現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關等對數(shù)據(jù)處理速度要求高的通信設備具有重要的意義。 在目前可查詢的基于FPGA技術實現(xiàn)AESCBC的設計中，最快的加/解密速度達到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達到1.4Gbps。但根據(jù)國外測試結果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡處理器，軟件加密解決方案僅能達到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎上，設計出一種適應于報文加密解密的硬件快速實現(xiàn)AESCBC的方案，在設計中采用加密解密和密鑰展開并行工作，實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術，實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設計方案的基礎上，全面驗證了硬件實現(xiàn)AESCBC方案的正確性，全面分析了本設計加密解密的性能。并且針對設計中的流水線效率低的問題，提出改善流水線性能的方案，設計出報文級并行加密解密方案，并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達到1.16Gbps，單一模塊解密速度達到900Mbps，多個模塊并行工作加密解密速度達到6.4Gbps。 論文最后給出了總結與展望。目前實現(xiàn)的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進一步的驗證。要用硬件實現(xiàn)整個IPSec，還要進一步開發(fā)基于FPGA的技術。總之，為了適應路由器發(fā)展的需求，還有很多技術需要研究。
標簽： AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
CAN-bus(Corltroller Area Network)即控制器局域網(wǎng)，是國際上應用最廣泛的現(xiàn)場總線之一。它是一種多主方式的串行通訊總線，在工業(yè)控制通訊方面擁有高位速率，高抗電磁干擾性，而且能夠檢測出產(chǎn)生的任何錯誤。作為一種靈活，可靠的通訊系統(tǒng)，CAN總線已被廣泛運用于各個工業(yè)控制現(xiàn)場。 基于FPGA+DSP的CAN總線通訊系統(tǒng)設計主要目標是完成CAN總線的多節(jié)點可靠高速性傳輸，通過各節(jié)點之間的數(shù)據(jù)通信以及結點處理單元內(nèi)部對數(shù)據(jù)的處理實現(xiàn)整個通信系統(tǒng)間各個單元的協(xié)同工作。 本論文中的 CAN 總線通訊系統(tǒng)是完成紅外目標探測系統(tǒng)和控制系統(tǒng)與圖像處理系統(tǒng)的實時通信，其硬件部分采用 DSP+FPGA 作為核心通訊處理單元，通過對 DSP硬件編程和FPGA邏輯模塊的設計實現(xiàn)了在處理單元外部CAN總線多節(jié)點之間的信息可靠性傳輸以及處理單元內(nèi)部DSP和FPGA基于SPI的串行通信，從而完成了在FPGA中對CAN總線數(shù)據(jù)的處理和運用。
標簽： DSPFPGA CAN 總線 數(shù)據(jù)通信系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：dyy618
LM258內(nèi)部包括有兩個獨立的、高增益、內(nèi)部頻率補償?shù)碾p運算放大器，適合于電源電壓范圍很寬的單電源使用，也適用于雙電源工作模式，在推薦的工作條件下，電源電流與電源電壓無關。它的使用范圍
上傳時間： 2013-07-26
上傳用戶：zmy123
<center id="aywws"></center>
<li id="aywws"></li>