提出一種虛擬阻抗模型的電流互感器飽和判別方法, 它可以有效地識(shí)別區(qū)內(nèi)外故障因電流互感器( TA) 飽和對(duì)差動(dòng)保護(hù)的影響。在電力系統(tǒng)的線路、母線、主設(shè)備等一些差動(dòng)保護(hù)中, 區(qū)外故障時(shí), 在大的短路電流作用下TA 飽和容易造成保護(hù)誤動(dòng)。基于RL 模型的短數(shù)據(jù)窗算法可以測(cè)得保護(hù)安裝點(diǎn)的二次等效系統(tǒng)阻抗, 它可以等效到在系統(tǒng)故障增量模型中虛擬一條阻抗支路。區(qū)內(nèi)外故障TA 飽和時(shí), 該支路虛擬阻抗會(huì)發(fā)生明顯的變化。分析該阻抗在TA 飽和與否情況下的變化規(guī)律, 利用這種變化規(guī)律可以可靠、靈敏地判別出區(qū)內(nèi)外故障TA 飽和, 是否閉鎖差動(dòng)保護(hù), 提高差動(dòng)保護(hù)的可靠性。
上傳時(shí)間： 2013-12-11
上傳用戶：杜瑩12345
基于MSP430單片機(jī)的光纖光柵傳感器匹配解調(diào)系統(tǒng)
標(biāo)簽： MSP 430 單片機(jī) 光纖光柵
上傳時(shí)間： 2013-11-10
上傳用戶：zhliu007
深度包檢測(cè)技術(shù)通過對(duì)數(shù)據(jù)包內(nèi)容的深入掃描和檢測(cè)，能夠有效識(shí)別出隱藏在數(shù)據(jù)包有效載荷內(nèi)的非法數(shù)據(jù)，但該技術(shù)存在功耗非常大的缺點(diǎn)。針對(duì)該問題，提出了采用Bloom Filter（布隆過濾器）進(jìn)行字符串模糊匹配方式，利用Bloom Filter將信息流中大部分正常流量過濾掉，從而減輕了后端的字符串精確匹配的壓力，降低了系統(tǒng)功耗，大大提高了處理速度。
上傳時(shí)間： 2013-11-04
上傳用戶：dazhihui66
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計(jì)目標(biāo)：當(dāng)客戶使用內(nèi)存條時(shí)，8片分立器件不焊接；當(dāng)使用直接貼片分立內(nèi)存顆粒時(shí)，SODIMM內(nèi)存條不安裝。請(qǐng)問專家：1、在設(shè)計(jì)中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調(diào)換？ 2、對(duì)DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進(jìn)行匹配 和 通過一只49.9歐的電阻連接到0.9V進(jìn)行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時(shí)，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時(shí)，那些參數(shù)必須要達(dá)到那些指標(biāo)DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內(nèi)存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內(nèi)存顆粒，則物理上兩部分是連在一起的，若實(shí)際使用時(shí)，只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒，是否會(huì)造成信號(hào)完成性的影響？若有影響，如何控制？ 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時(shí)使用，構(gòu)成一個(gè)(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應(yīng)該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實(shí)際工作電流有多大？工作時(shí)候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時(shí)，也可能造成阻抗的不同。請(qǐng)教DDR2-667的SODIMM在8層板上的推進(jìn)疊層？
上傳時(shí)間： 2013-10-12
上傳用戶：han_zh
從網(wǎng)上找來的關(guān)于電路匹配知識(shí)的資料，希望大家可以相互的學(xué)習(xí)提高，謝謝作者的貢獻(xiàn)。
標(biāo)簽： 匹配電路
上傳時(shí)間： 2013-11-23
上傳用戶：invtnewer
軟件安裝匹配
標(biāo)簽： dsp_builder quartusII altera matlab
上傳時(shí)間： 2013-11-23
上傳用戶：dyctj
論文首先對(duì)PA常用的分析方法，包括線性度和效率，進(jìn)行了敘述和歸納。功率放大器在設(shè)計(jì)時(shí)區(qū)別于小信號(hào)放大器的關(guān)鍵是功率匹配，在此基礎(chǔ)上，分析了滿足PA最大輸出能力時(shí)的最優(yōu)匹配阻抗和晶體管電參數(shù)的關(guān)系。然后闡述了晶體管由非最優(yōu)負(fù)載阻抗引出的牽引特性等高線，這也是功放在設(shè)計(jì)匹配方法時(shí)的重要工具。最后分析了功放的非線性失真分析時(shí)采用的數(shù)學(xué)模型。
上傳時(shí)間： 2013-10-18
上傳用戶：我干你啊
介紹了一種新型的高增益反射陣列天線。根據(jù)柵格陣列的特點(diǎn),確立了天線的結(jié)構(gòu),通過開槽線阻抗變換器實(shí)現(xiàn)匹配,并利用電磁場(chǎng)仿真軟件HFSS對(duì)該天線進(jìn)行了理論分析。仿真值與實(shí)測(cè)值能較好地吻合,表明該天線具有良好的匹配和高增益特性。
標(biāo)簽： 增益 反射 陣列 線的設(shè)計(jì)
上傳時(shí)間： 2013-10-20
上傳用戶：王成林。
資料介紹說明： si8000m破解版帶破解文件crack si8000m是全新的邊界元素法場(chǎng)效解算器，建立在我們熟悉的早期POLAR阻抗設(shè)計(jì)系統(tǒng)易用使用的用戶界面之上。si8000m增加了強(qiáng)化建模技術(shù)，可以預(yù)測(cè)多電介質(zhì)PCB的成品阻抗，同時(shí)考慮了密集差分結(jié)構(gòu)介電常數(shù)局部變化。 建模時(shí)常常忽略了便面圖層，si8000m模擬圖層與表面線路之間的阻焊厚度。這是一種更好的解決方案，可根據(jù)電路板采用的特殊阻焊方法進(jìn)行定制。新的si8000m還提取偶模阻抗和共模阻抗。（偶模阻抗是黨倆條傳輸線對(duì)都采用相同量值，相同級(jí)性的信號(hào)驅(qū)動(dòng)，傳輸線一邊的特性阻抗.)在USB2.0和LVDS等高速系統(tǒng)中，越來越需要控制這些特征阻抗。
上傳時(shí)間： 2013-11-05
上傳用戶：古谷仁美
資料介紹說明： si8000m破解版帶破解文件crack si8000m是全新的邊界元素法場(chǎng)效解算器，建立在我們熟悉的早期POLAR阻抗設(shè)計(jì)系統(tǒng)易用使用的用戶界面之上。si8000m增加了強(qiáng)化建模技術(shù)，可以預(yù)測(cè)多電介質(zhì)PCB的成品阻抗，同時(shí)考慮了密集差分結(jié)構(gòu)介電常數(shù)局部變化。 建模時(shí)常常忽略了便面圖層，si8000m模擬圖層與表面線路之間的阻焊厚度。這是一種更好的解決方案，可根據(jù)電路板采用的特殊阻焊方法進(jìn)行定制。新的si8000m還提取偶模阻抗和共模阻抗。（偶模阻抗是黨倆條傳輸線對(duì)都采用相同量值，相同級(jí)性的信號(hào)驅(qū)動(dòng)，傳輸線一邊的特性阻抗.)在USB2.0和LVDS等高速系統(tǒng)中，越來越需要控制這些特征阻抗。
上傳時(shí)間： 2013-11-16
上傳用戶：jiangfire
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
