国产人久久人人人人爽,亚洲精品乱码久久久久久蜜桃麻豆,亚洲欧美国内爽妇网

阻抗設(shè)計

需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中

需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。

標簽： Python Constructor config 2.3

上傳時間： 2014-01-17

上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式

將Verilog設計轉成VHDL設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式

將VHDL設計轉換成Verilog設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼

JPEG的硬體設計採用的是VHDL設計,有源碼

標簽： JPEG VHDL 有源

上傳時間： 2016-01-18

上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

標簽： WiMax FPGA OFDM VHDL

上傳時間： 2016-01-22

上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的

一個簡單的游戲設計...好好玩的

標簽：

上傳時間： 2013-12-31

上傳用戶：edisonfather
倒數計時器提供時間到關機的功能可自由設定是否關機或者提供警示

倒數計時器提供時間到關機的功能可自由設定是否關機或者提供警示

標簽：

上傳時間： 2016-02-02

上傳用戶：lepoke
這是一個修改Oreilly Java 網路程式設計範例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環境：需有JRE的環境 path需有指到JAVA_HOME下bin/

這是一個修改Oreilly Java 網路程式設計範例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環境：需有JRE的環境 path需有指到JAVA_HOME下bin/ 如環境設定OK，在windows直接點選執行即可如在其他OS(unix-like) java -jar nsLookUp.jar

標簽： JAVA_HOME Oreilly Java path

上傳時間： 2014-01-15

上傳用戶：1966640071
最新程序最好的在線程序設計建議同學們好好看看。最好的

最新程序最好的在線程序設計建議同學們好好看看。最好的

標簽： 程序

上傳時間： 2016-03-10

上傳用戶：zhuoying119
由遠峰公司所設計的燒入flash軟體,歡迎使用2410/2440可用

由遠峰公司所設計的燒入flash軟體,歡迎使用2410/2440可用

標簽： flash 2410 2440

上傳時間： 2014-01-10

上傳用戶：dyctj