分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
標簽： altera FPGA PLL 分頻器
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
設平面上分布著n個白點和n個黑點，每個點用一對坐標（x, y）表示。一個黑點b=（xb,yb）支配一個白點w=(xw, yw)當且僅當xb>=xw和yb>=yw。若黑點b支配白點w，則黑點b和白點w可匹配（可形成一個匹配對）。在一個黑點最多只能與一個白點匹配，一個白點最多只能與一個黑點匹配的前提下，求n個白點和n個黑點的最大匹配對數。
標簽： 分布
上傳時間： 2013-12-20
上傳用戶：米卡
七號信令解碼器，N多人多年心血，奉獻給需要的人，有問題請email:leafboyman@tom.com
標簽： 七號信令 解碼器
上傳時間： 2016-08-02
上傳用戶：love_stanford
問題描述： 1.初始化輸入:N-參賽學?？倲?，M-男子競賽項目數，W-女子競賽項目數； 各項目名次取法有如下幾種： 取前5名：第1名得分 7，第2名得分 5，第3名得分3，第4名得分2，第5名得分 1； 取前3名：第1名得分 5，第2名得分 3，第3名得分2； 用戶自定義：各名次權值由用戶指定。 2.由程序提醒用戶填寫比賽結果，輸入各項目獲獎運動員的信息。 3.所有信息記錄完畢后，用戶可以查詢各個學校的比賽成績，生成團體總分報表，查看參賽學校信息和比賽項目信息等。
標簽： 初始化 輸入
上傳時間： 2014-02-08
上傳用戶：redmoons
單端反激式開關電源具有結構簡單、輸入輸出電氣隔離、電壓升／降范圍寬、易于多路輸出、可靠性高、造價低等優點，廣泛應用于小功率場合。然而，由于漏感影響，反激變換器功率開關管關斷時將引起電壓尖峰，必須用鉗位電路加以抑制。由于RCD鉗位電路比有源鉗位電路更簡潔且易實現，因而在小功率變換場合RCD鉗位更有實用價值。
標簽： 單端反激式 開關電源 寬 多路輸出
上傳時間： 2014-01-07
上傳用戶：sz_hjbf
該源碼為VHDL語言編寫的分頻器，在W-4b教學平臺上通過驗證
標簽： VHDL 源碼 分頻器 語言
上傳時間： 2016-09-17
上傳用戶：erkuizhang
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
標簽： FPGA CPLD VHDL 分頻器
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
程序提供了一種2選1選擇器的算法，只需稍加即可改成n選1選擇器。哇！
標簽： 程序 選擇器 算法
上傳時間： 2014-01-02
上傳用戶：ynsnjs
W ireless rem ote control system for tower crane based on M SP430 and nRF905：介紹了一種基于無線遙測技術的塔吊遙控系統，該系統以MSP430超低功耗l6位微控制器和無 線收發芯片nRF905為核心。系統采用軟件編碼和硬件譯碼的方式提高了系統的抗干擾能力，系統發 射器采用定時掃描、接收器采用無記憶輸出控制方式，提高了系統可靠性，該系統可廣泛應用于塔吊等 一般的工業遙控系統中。
標簽： ireless control system based
上傳用戶：zhengzg
該模塊為分頻器，將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上，該源碼可以實現任意整數的分頻，主要讓N的值設置好相應的數字
標簽： 模塊 分頻器
上傳時間： 2013-12-30
上傳用戶：xlcky
蟲蟲下載站版權所有 京ICP備2021023401號-1
