本書提供用J B u i l d e r開發數據庫應用程序、創建分布式應用程序以及編寫J a v a B e a n 組件的高級資料。它包括下列幾個部分： • 第一部分是“開發數據庫應用程序”，它提供關于使用J b u i l d e r的D a t a E x p r e s s數據 庫體系結構的信息，并解釋原始數據組件和類之間的相互關系，以及怎樣使用它 們來創建你的數據庫應用程序。它還解釋怎樣使用Data Modeler(數據模型器)和 Application Generator（應用程序生成器）創建數據驅動的客戶機/服務器應用程 序。 • 第二部分是“開發分布式應用程序”，它提供關于使用ORB Explorer、用J B u i l d e r 創建多級的分布應用程序、調試分布式應用程序、用J a v a定義C O R B A接口以及 使用s e r v l e t等的信息。 • 第三部分是“創建J a v a B e a n”，它解釋怎樣開發新的J a v a B e a n組件，描述在組件 開發中涉及的任務, 怎樣使用B e a n s E x p r e s s創建新的J a v a B e a n，以及關于屬性、 事件、B e a nIn f o類和其他方面的詳細情況。
上傳時間： 2014-01-03
上傳用戶：wpt
n皇后問題求解(8<=n<=1000) a) 皇后個數的設定 在指定文本框內輸入皇后個數即可,注意: 皇后個數在8和1000 之間(包括8和1000) b) 求解 點擊<Solve>按鈕即可進行求解. c) 求解過程顯示 在標有Total Collision的靜態文本框中將輸出當前棋盤上的皇后總沖突數. 當沖突數降到0時,求解完畢. d) 求解結果顯示 程序可以圖形化顯示8<=n<=50的皇后求解結果. e) 退出程序,點擊<Exit>即可退出程序.
上傳時間： 2016-01-28
上傳用戶：ztj182002
一、實驗目的 了解數/模轉換器的基本原理，掌握DAC0832芯片的使用方法。 二、實驗內容 1、實驗電路原理如圖36，DAC0832采用單緩沖方式，具有單雙極性輸入端（圖中的Ua、Ub）,利用debug輸出命令（Out 290 數據）輸出數據給DAC0832，用萬用表測量單極性輸出端Ｕa及雙極性輸出端Ｕb的電壓，驗證數字與電壓之間的線性關系。 2、編程產生以下波形（從Ub輸出，用示波器觀察） (1)鋸齒波 三、編程提示 1、8位D/A轉換器DAC0832的口地址為290H，輸入數據與輸出電壓的關系為： （UREF表示參考電壓,N表示數數據），這里的參考電壓為ＰＣ機的＋５Ｖ電源。 2、產生鋸齒波只須將輸出到DAC0832的數據由0循環遞增。
上傳時間： 2016-03-12
上傳用戶：ywqaxiwang
赫夫曼編譯碼器： 用哈夫曼編碼進行通信可以大大提高信道利用率，縮短信息傳輸時間，降低傳輸成本。但是，這要求在發送端通過一個編碼系統對待傳數據預先編碼，在接收端將傳來的數據進行譯碼（復原）。對于雙工信道（即可以雙向傳輸信息的信道），每端都需要一個完整的編/譯碼系統。試為這樣的信息收發站寫一個哈夫曼碼的編/譯碼系統。 [基本要求]一個完整的系統應具有以下功能： （1）I：初始化（Initialization）。從終端讀入字符集大小n，以及n個字符和n個權值，建立哈夫曼樹，并將它存于文件hfmTree中。 （2）E：編碼（Encoding）。利用已建好的哈夫曼樹（如不在內存，則從文件hfmTree中讀入），對文件ToBeTran中的正文進行編碼，然后將結果存入文件CodeFile中。 （3）D：譯碼（Decoding）。利用已建好的哈夫曼樹將文件CodeFile中的代碼進行譯碼，結果存入文件TextFile中。 （4）P：印代碼文件（Print）。將文件CodeFile以緊湊格式顯示在終端上，每行50個代碼。同時將此字符形式的編碼文件寫入文件CodePrin中。 （5）T：印哈夫曼樹（Tree printing）。將已在內存中的哈夫曼樹以直觀的方式（樹或凹入表形式）顯示出，同時將此字符形式的哈夫曼樹寫入文件TreePrint中。
上傳時間： 2016-04-17
上傳用戶：zaizaibang
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
七號信令解碼器，N多人多年心血，奉獻給需要的人，有問題請email:leafboyman@tom.com
上傳時間： 2016-08-02
上傳用戶：love_stanford
單端反激式開關電源具有結構簡單、輸入輸出電氣隔離、電壓升／降范圍寬、易于多路輸出、可靠性高、造價低等優點，廣泛應用于小功率場合。然而，由于漏感影響，反激變換器功率開關管關斷時將引起電壓尖峰，必須用鉗位電路加以抑制。由于RCD鉗位電路比有源鉗位電路更簡潔且易實現，因而在小功率變換場合RCD鉗位更有實用價值。
上傳時間： 2014-01-07
上傳用戶：sz_hjbf
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
程序提供了一種2選1選擇器的算法，只需稍加即可改成n選1選擇器。哇！
上傳時間： 2014-01-02
上傳用戶：ynsnjs
該模塊為分頻器，將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上，該源碼可以實現任意整數的分頻，主要讓N的值設置好相應的數字
上傳時間： 2013-12-30
上傳用戶：xlcky
