FPGA器件在通信、消費類電子等領(lǐng)域應(yīng)用越來越廣泛,隨著FPGA規(guī)模的增大、功能的加強(qiáng)對時鐘的要求也越來越高。在FPGA中嵌入時鐘發(fā)生器對解決該問題是一個不錯的選擇。本論文首先,描述并分析了電荷泵鎖相環(huán)時鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性;然后討論并分析了電荷泵鎖相環(huán)的小信號特性和瞬態(tài)特性;并給出了電荷泵鎖相環(huán)器件參數(shù)的計算表達(dá)式。其次,研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時鐘發(fā)生器設(shè)計中的關(guān)鍵指標(biāo),本工作對此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性,并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達(dá)式關(guān)系,并討論了環(huán)路低噪聲設(shè)計的基本原則。在前面討論和分析的基礎(chǔ)上,利用Hynix0.35umCMOS工藝設(shè)計了200MHz電荷泵鎖相環(huán)時鐘發(fā)生器,并進(jìn)行了仿真。設(shè)計中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu),把延遲單元輸出擺幅限定在確定范圍,尾電流源采用cascode結(jié)構(gòu),增強(qiáng)電路對電源和襯底噪聲的抑制作用。通過增加限流管,改善電荷泵中的開關(guān)的非理想特性。
標(biāo)簽:
FPGA
200
MHz
內(nèi)嵌
上傳時間:
2013-04-24
上傳用戶:變形金剛