將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
基于BP神經網絡整定的PlD控制，神經網絡，根據系統的運行狀態，調節PID控制器的參數，以期達到某種性能指標 的最優化，使輸出層神經元的輸出狀態對于控制器的三個可調參數
標簽： PlD BP神經網絡 整定 控制
上傳時間： 2013-12-17
上傳用戶：李彥東
基于RBF神經網絡整定的PID控制 徑向基函數具有單隱居的三層前饋網絡。是—種局部逼近網絡，己證明它能以任意精度逼近杠意連續函數。
標簽： RBF PID 網絡 神經網絡
上傳時間： 2016-01-22
上傳用戶：hewenzhi
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
用于學習用的VB源程序,可以縮定一個程序，使它不能運行
標簽： 源程序 程序
上傳用戶：chens000
一些常用的軟件濾波方法.包括：限副濾波、中位值濾波法、算術平均濾波法、遞推平均濾波法
標簽： 濾波 軟件 濾波方法 算術
上傳時間： 2016-01-26
上傳用戶：Shaikh
生成1024位RSA參數； 該篇文章是小弟轉載的； 為了成為會員不得已而為之； 日后定要上載一片優秀源碼！
標簽： 1024 RSA 參數 源碼
上傳用戶：shizhanincc
MSP430的SPI接口的例子程序。連接NRF24L01實現定長的數據包通信
標簽： MSP 430 24L L01
上傳時間： 2016-01-28
上傳用戶：yoleeson
蟲蟲下載站版權所有 京ICP備2021023401號-1
