基于STM32的雙極性逆變器軟件，用于對逆變電源的研究，里面有雙極性SPWM數(shù)組的計算公式
上傳時間： 2013-05-24
上傳用戶：lx9076
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯(lián)合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大提高，并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。基于上下文的自適應(yīng)二進制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個熵編碼方案之一，相對于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長編碼)，CABAC具有更高的數(shù)據(jù)壓縮率：在同等編碼質(zhì)量下要比CAVLC提高10％～15％的壓縮率。CABAC能實現(xiàn)很高的數(shù)據(jù)壓縮率，但這是以增加實現(xiàn)的復(fù)雜性為代價的。在已有的硬件實現(xiàn)方法上，CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實現(xiàn)流程，并在仔細分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上，總結(jié)出了影響CABAC解碼效率的各個環(huán)節(jié)，并以此為出發(fā)點，對CABAC解碼所需中的各個功能模塊進行了優(yōu)化設(shè)計，設(shè)計出一種新的CABAC解碼器結(jié)構(gòu)，相對于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率，提出了新的存儲組織方式，并根據(jù)CABAC的碼流結(jié)構(gòu)特性，采用4個子解碼器級聯(lián)的方式來進一步提高解碼速率。 最后，用Verilog語言對所設(shè)計的CABAC解碼器進行了描述，用EDA軟件對其進行了仿真，并在FPGA上驗證了其功能，結(jié)果顯示，該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率，能夠滿足高檔次實時通訊的要求。
上傳時間： 2013-07-03
上傳用戶：huazi
H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標準。 本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標，作者負責系統(tǒng)架構(gòu)設(shè)計，軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊，設(shè)計相應(yīng)的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設(shè)計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
糾錯碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發(fā)錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 DVD是一種高容量的存儲媒質(zhì)。DVD技術(shù)的應(yīng)用很廣泛，在數(shù)字技術(shù)中占有重要地位。DVD系統(tǒng)中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發(fā)階段具有安全、方便、可隨時修改設(shè)計等不可替代的優(yōu)點，在電子系統(tǒng)中采用FPGA可以極大的提升硬件系統(tǒng)設(shè)計的靈活性，可靠性，同時提高硬件開發(fā)的速度和降低系統(tǒng)的成本。FPGA的固有優(yōu)點使其得到越來越廣泛的應(yīng)用，F(xiàn)PGA設(shè)計技術(shù)也被越來越多的設(shè)計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現(xiàn)方案，詳細分析了譯碼器的ME算法和改進BM算法的實現(xiàn)，針對ME算法提出了一種流水線結(jié)構(gòu)的糾刪糾錯RS譯碼器實現(xiàn)方案，在譯碼器復(fù)雜度和延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優(yōu)化。這些技術(shù)的采用大大的提高了RS編譯碼器的效率，節(jié)省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設(shè)計并成功實現(xiàn)了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
數(shù)字語音通信是當前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標準混合激勵線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨特的優(yōu)勢?，F(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預(yù)測聲碼器的研究與設(shè)計。首先介紹了語音編碼研究的發(fā)展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實現(xiàn)過程，最后本文把重點放在MELP聲碼器的編解碼器設(shè)計上，利用DSP Builder、QuartusⅡ分別設(shè)計了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號與原始信號很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
近年來，在鋼鐵材質(zhì)質(zhì)量檢測的研究領(lǐng)域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測中。SOPC技術(shù)將處理器、存儲器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計需要的部件集成到一個可編程邏輯器件上，構(gòu)建成一個可編程的片上系統(tǒng)。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設(shè)計過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進行了定性測試，取得了較好的檢測結(jié)果。 試驗結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標、開發(fā)成本、產(chǎn)品維護及硬件升級等多方面實現(xiàn)了優(yōu)化。
上傳時間： 2013-06-04
上傳用戶：13081287919
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注?；贔PGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設(shè)計時，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍牙主機控制器接口則是實現(xiàn)主機設(shè)備與藍牙模塊之間互操作的控制部件。當在使用藍牙設(shè)備的時候尤其是在監(jiān)控場所，接口控制器在控制數(shù)據(jù)與計算機的傳輸上就起了至關(guān)重要的作用。 論文針對信息技術(shù)的發(fā)展和開發(fā)過程中的實際需要，設(shè)計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設(shè)計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設(shè)計采用TOP-DOWN設(shè)計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據(jù)UART和藍牙主機控制器接口的實現(xiàn)原理和設(shè)計指標要求進行系統(tǒng)設(shè)計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設(shè)計，設(shè)計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結(jié)果，表明設(shè)計正確，功能良好，符合設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：tianyi223
在雷達信號偵察中運用寬帶數(shù)字接收技術(shù)是電子偵察的一個重要發(fā)展方向。數(shù)字信號處理由于其精度高、靈活性強、以及易于集成等特點而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計了具備高速信號處理能力的寬帶數(shù)字接收機平臺，并提出了數(shù)字接收機實現(xiàn)的可行性方法，以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現(xiàn)對雷達信號并行地實時檢測和參數(shù)估計。所做工作主要分為兩大部分： 1、適合于FPGA硬件實現(xiàn)的算法的確定及仿真：對A/D采樣信號采用自相關(guān)累加算法進行信號檢測，利用信號的相關(guān)性和噪聲的獨立性提高信噪比，通過給出檢測門限來估計信號的起止點。對于常規(guī)信號的頻率估計，采用Rife算法。通過Matlab仿真，表明上述算法在運算量和精度方面均有良好性能，適合用作FPGA硬件實現(xiàn)。 2、算法的FPGA硬件實現(xiàn)：針對原算法中極大消耗運算量的相關(guān)運算，考慮到FPGA并行處理的特點，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發(fā)平臺完成設(shè)計，系統(tǒng)測試結(jié)果表明，本設(shè)計能正常工作，滿足系統(tǒng)設(shè)計要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問題展開討論。
標簽： FPGA 雷達信號 數(shù)字接收機
上傳時間： 2013-06-25
上傳用戶：songnanhua
激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間，使得開發(fā)成本高、電路復(fù)雜，調(diào)試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對激光測距信號處理系統(tǒng)設(shè)計了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對信號進行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實時監(jiān)控系統(tǒng)，通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設(shè)計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟實用的監(jiān)測樣機。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計的，提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對應(yīng)的測尺長度分別為5米、50米和15000米，對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準確性，另外設(shè)計了一套利用延時的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設(shè)計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
