隨著信息化、網(wǎng)絡化和智能化的發(fā)展，嵌入式系統(tǒng)和加密技術成為當今熱門的技術。本文將兩方面的技術結合起來，在對ARM嵌入式系統(tǒng)和高級數(shù)據(jù)加密標準算法Rijndael作全面分析的基礎上，對其應用做了研究。 文中首先分析了嵌入式系統(tǒng)和數(shù)據(jù)加密算法的發(fā)展狀況，介紹了 ARM微處理器體系結構和 Rijndael 算法原理的相關知識。然后，結合課題研究，詳細介紹了開發(fā)板 SHX-ARM7 的硬件配置和嵌入式軟件開發(fā)環(huán)境的建立，包括 ADS1.2和超級終端的設置。 文中深入研究了嵌入式操作系統(tǒng)的移植和 Rijndael 算法在開發(fā)板上的編程實現(xiàn)，給出了仿真實驗結果。選擇移植的μC/OS-Ⅱ操作系統(tǒng)具有良好的實時性、可擴展性和可移植性，為進一步的嵌入式應用打下基礎。Rijndael 算法的實現(xiàn)分為三大模塊：密鑰擴展、加密和解密模塊，其結果可作為API函數(shù)，在嵌入式加密應用軟件編程中直接調(diào)用。 本文對基于 ARM 的 Rijndael 算法的應用進行了探討，給出了基于ARM微處理器與Rijndael算法的IC卡數(shù)據(jù)加密系統(tǒng)的設計方案，并提出了三種密鑰安全管理方案，經(jīng)比較重點描述了“一卡一密、一次一密”的密碼管理思想。該方法能夠保證每張 IC 卡每次用來存儲重要數(shù)據(jù)時的初始密鑰都是隨機的，在一定程度上增加了破譯難度，提高了安全性。 在結論中闡述了尚需進一步解決的問題以及下一步的工作內(nèi)容。
標簽： ARM 數(shù)據(jù)加密 應用研究 算法
上傳時間： 2013-07-06
上傳用戶：kjgkadjg
經(jīng)濟的快速發(fā)展使得人們越來越注重生活質(zhì)量，對于有害氣體的檢測成為人們的迫切要求，我國氣敏傳感器發(fā)展迅速，但由于氣敏傳感器的高阻值特性及接口電路復雜等原因，氣敏傳感器測量裝置發(fā)展緩慢。在了解氣敏傳感器的氣敏機理及氣敏傳感器的工作原理的前提下，設計了一種新型的氣體濃度測量裝置，并將采集到的信號處理后通過無線傳輸設備傳送。該裝置以ARM7為內(nèi)核的LPC2131 作為微處理器，利用其強大的數(shù)據(jù)計算處理能力及控制能力,設計出了顯示氣體濃度值的測量電路。此外由于因LPC2131 內(nèi)部集成了多種硬件電路接口，有效地降低了成本，減小了裝置體積。 在無線傳輸部分，采用挪威Nordic公司的單片射頻收發(fā)器nRF403，nRF403工作在433或315MHz國際上通用的ISM頻段,雙工作頻段可以自由切換,FSK 調(diào)制解調(diào),采用直接數(shù)字合成DSS和鎖相環(huán)穩(wěn)頻PLL 進行頻率合成,頻率穩(wěn)定性好,發(fā)射數(shù)據(jù)時無方向性要求,在高速移動和振動等情況有抗干擾能力。本測量裝置的設計主要包括硬件和軟件兩大部分。硬件部分由四部分組成：數(shù)據(jù)采集電路、ARM系統(tǒng)模塊電路設計、無線收發(fā)電路模塊、顯示模塊組成。軟件部分的設計包括：通道選擇程序設計、A/D轉(zhuǎn)換程序設計、信號處理程序（算法）、無線收發(fā)程序、液晶模塊程序設計、以及PC端應用程序設計。經(jīng)過實際的測量，本裝置可對外界氣體濃度進行準確的測量，精度保持誤差在1.5％以內(nèi)。本裝置具有高靈敏度、小型、簡單、低耗等優(yōu)點。
標簽： ARM 氣敏傳感器 無線傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：17826829386
三相spwm信號是由高頻載波和三相調(diào) 制波比較而得的，三相svpwm信號也可理解為由高頻載波和三相調(diào)制波比較而得，區(qū)別是前者的三相調(diào)制波是三相對稱的正弦波，后者的三相調(diào)制波是三相對稱的馬鞍形波，馬鞍形波由正弦波和一定幅值的三次諧波復合而成。但令人回味的是，svpwm的最初出現(xiàn)和發(fā)展卻和以上思路大相徑庭，其完全從空間矢量的角度出發(fā)，后來人們才發(fā)現(xiàn)svpwm和spwm的以上淵源[1]。至今svpwm已在三相或多相逆變器中得以廣泛應用，其原因有兩個，一是采用svpwm的逆變器輸出相電壓中的基波含量高于采用spwm的逆變器[2][3]，二是dsp的快速運算能力可以實時計算開關時間。但在實際應用svpwm時，往往對以下問題感到疑惑：svpwm算法的推導、開關向量的選擇、dsp的實現(xiàn)、逆變器輸出相電壓有效值的大小。本文的內(nèi)容將有助這些疑惑的解決，更靈活地應用svpwm算法。
上傳時間： 2013-06-05
上傳用戶：851197153
隨著現(xiàn)代計算機技術和互聯(lián)網(wǎng)技術的飛速發(fā)展，嵌入式系統(tǒng)成為了當前信息行業(yè)最熱門的焦點之一。ARM以其高性能低功耗的特點成為目前主流的32位嵌入式處理器而在數(shù)碼產(chǎn)品中廣泛使用，隨著數(shù)碼相機的普及，數(shù)碼相框產(chǎn)品得到推廣，數(shù)碼相框通過一個液晶的屏幕顯示數(shù)碼照片而非紙質(zhì)照片，數(shù)碼相框比普通相框更靈活多變，也給現(xiàn)在日益使用的數(shù)碼相片一個新的展示空間。在嵌入式操作系統(tǒng)方面，uC/OS—Ⅱ憑借其小內(nèi)核、多任務、豐富的系統(tǒng)服務、容易使用以及源碼公開等特點被嵌入式系統(tǒng)開發(fā)者廣泛用在各種嵌入式設備開發(fā)中。uC/FS嵌入式文件系統(tǒng)由于穩(wěn)定性，可移植性以及與uC/OS—Ⅱ內(nèi)核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)中。NAND Flash存儲器由于其大容量數(shù)據(jù)存儲、高速存取速度、易于擦除和重寫、功耗小等特點被廣泛應用于便攜式電子設備的數(shù)據(jù)存儲、嵌入式系統(tǒng)的程序存儲載體中。 本論文的硬件工作平臺是艾科公司研發(fā)的數(shù)碼相框芯片方案ARK1600，該平臺集成了嵌入式系統(tǒng)設計所需的相關硬件模塊。本論文的主要設計目標是在該平臺上實現(xiàn)NAND Flash存儲設備驅(qū)動的系統(tǒng)級方案，即在ARK1600平臺上通過構建uC/OS—Ⅱ操作系統(tǒng)以及uC/FS文件系統(tǒng)來實現(xiàn)NAND Flash設備驅(qū)動掛接。本論文是在Windows環(huán)境下通過ARM ADS實現(xiàn)代碼的編譯，通過Multi—ICE進行前期調(diào)試以及USB—Debug進行后期的系統(tǒng)整合調(diào)試。 本論文的主要研究工作具體涉及以下三個的方面：首先研究了ARM相關構架以及uC/OS—Ⅱ操作系統(tǒng)的特點，并在此基礎上移植uC/OS—Ⅱ操作系統(tǒng)到ARK1600平臺，分析ARK1600硬件體系結構的基礎上詳細分析了BootLoader的相關概念，并重點闡述了NAND BootLoader程序設計與實現(xiàn)過程；其次在文件系統(tǒng)方面，本論文成功移植uC/FS嵌入式文件系統(tǒng)到ARK1600平臺，在移植的過程中采用了動態(tài)文件緩沖區(qū)算法提高了該文件系統(tǒng)的數(shù)據(jù)傳輸效率；最后重點討論了NAND Flash驅(qū)動在ARK1600的實現(xiàn)，主要分析了NAND Flash的數(shù)據(jù)存儲結構，并從物理層，邏輯層和文件系統(tǒng)接口層三個方面具體分析了NAND Flash驅(qū)動程序的實現(xiàn)，并在NAND Flash邏輯層驅(qū)動實現(xiàn)時通過采用壞塊處理表算法實現(xiàn)了NAND的磨損均衡問題。
上傳時間： 2013-07-31
上傳用戶：xcy122677
隨著科學技術的飛速發(fā)展，各科學領域?qū)y試技術提出了越來越高的要求。調(diào)速器試驗臺是調(diào)試、校驗調(diào)速器性能的一種試驗工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗設備。基于ARM嵌入式平臺和uC/OS-II實時操作系統(tǒng)的嵌入式控制調(diào)速器試驗臺是基于國內(nèi)外調(diào)速器測試技術的發(fā)展趨勢和工作的實際要求。本調(diào)速試驗臺充分利用了嵌入式單片機技術和傳感器技術，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機系統(tǒng)處理并輸出結果來實現(xiàn)調(diào)速器試驗臺的功能，并運用新型的全彩液晶顯示屏將各種試驗數(shù)據(jù)顯示出來。 本文主要是針對調(diào)速試驗臺控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實現(xiàn)模塊化設計的基礎上，借鑒了“開發(fā)平臺”的設計思想，首先，在ARM嵌入式最小系統(tǒng)的基礎上架構通用的硬件平臺，對測控平臺的硬件結構進行設計，特別是對于關鍵的接口電路進行了比較深入的研究，針對不同的應用，集成了多種接口電路。其次，在實現(xiàn)嵌入式實時多任務操作系統(tǒng)uC/OS-II在ARM上可移植的基礎上，架構了通用的軟件平臺，對接口電路驅(qū)動程序進行模塊化設計。最后，研究了基于參數(shù)實時可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗臺的控制算法。 通過對本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗臺的測試精度，也使性能更加穩(wěn)定可靠，實現(xiàn)了整個測試過程的自動化，從而減輕了試驗人員的勞動強度，提高了工作效率，降低了試驗成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現(xiàn)實意義。
上傳時間： 2013-07-20
上傳用戶：ggwz258
遙感圖像是深空探測和近地觀測所得數(shù)據(jù)的重要載體，在軍事和社會經(jīng)濟生活領域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應用具有重要的現(xiàn)實意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復雜度較低，并行性好，適合于硬件實現(xiàn)，能實現(xiàn)對空間數(shù)據(jù)的實時處理，從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰(zhàn)略、經(jīng)濟建設等方面的遙感圖像的傳輸，必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標準，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實現(xiàn)。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結構，用C語言實現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構，用C語言實現(xiàn)了算法的加解密器。 (3)介紹了實現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發(fā)工具、開發(fā)語言和硬件開發(fā)平臺。 (4)給出了CCSDS編碼器的FPGA實現(xiàn)方法和實現(xiàn)性能。 (5)給出了AES加密器的FPGA實現(xiàn)方法和實現(xiàn)性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運用了流水線設計、高速內(nèi)存設計、模塊并行化設計和模塊串行化設計等技術，在系統(tǒng)速度和資源面積上取得了較好的平衡，達到了預期的設計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領域做了簡單的對比； (2)對原始CCSDS圖像壓縮算法進行了改進。實驗結果表明，改進后的算法在提升算法性能的同時，降低了算法的復雜度； (3)研究了AES數(shù)據(jù)加密標準，并實現(xiàn)了該算法的C程序； (4)用VerilogHDL語言實現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺上，驗證了這兩種算法編碼器的正確性和有效性。
上傳時間： 2013-04-24
上傳用戶：pwcsoft
變頻技術作為現(xiàn)代電力電子的核心技術，集現(xiàn)代電子、信息和智能技術于一體。而SPWM(正弦波脈寬調(diào)制)波的產(chǎn)生和控制則是變頻技術的核心之一。本文對SPWM 波形生成的三種算法--對稱規(guī)則采樣法、不對稱規(guī)則
上傳時間： 2013-04-24
上傳用戶：793212294
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統(tǒng)具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設備可以直接與數(shù)字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實現(xiàn)解卷積交織，這種方法控制電路簡單，實現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一.目前,數(shù)字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細闡述了數(shù)字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎上,該論文詳細闡述了數(shù)字集成系統(tǒng)的高層次設計方法,討論了數(shù)字系統(tǒng)設計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設計和寄存器傳輸級設計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結構的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結構;由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設計思想,給出了總體實現(xiàn)框圖;重點設計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
標簽： FPGA 數(shù)字信號處理 中的應用
上傳時間： 2013-07-19
上傳用戶：woshiayin
