I/O并行口直接驅(qū)動LED顯示1. 實驗任務 如圖13所示，利用AT89S51單片機的P0端口的P0.0－P0.7連接到一個共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼
上傳時間： 2013-06-15
上傳用戶：kytqcool
各種封裝的常用芯片和元器件的protel集成庫，方便項目開發(fā)
上傳時間： 2013-06-05
上傳用戶：tzl1975
pb開發(fā)soket所需要的一個關鍵動態(tài)庫，我找了很久的，現(xiàn)在份享一下-pb socket dll
上傳時間： 2013-04-24
上傳用戶：refent
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴重。為了克服PMD帶來的危害，國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯?。但是目前的補償系統(tǒng)復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統(tǒng)，通過觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā)，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅(qū)動下，可以實現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應用的進展進行概述和分析的基礎上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
上傳時間： 2013-05-30
上傳用戶：dtvboyy
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機的產(chǎn)品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
有線通信方式由于具有保密性高、抗干擾能力強在軍事通信中倍受青睞,因此,對軍用有線通信設備的研究和設計具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機是一種小型背負式模擬空分程控用戶交換機,用于裝備全軍各兵種的作戰(zhàn)、演習和緊急搶險等行動.該項目以該交換機為研究對象,在詳細分析原設備的系統(tǒng)結(jié)構(gòu)和功能實現(xiàn)方式的基礎上,指出該機型在使用過程中存在技術相對陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機接口設計,本文提出基于"單片機+CPLD/FPGA體系結(jié)構(gòu)"的集成化設計方案:①在CPLD中實現(xiàn)信號音分頻和計時頻率生成電路、20路用戶LED狀態(tài)控制電路;②CPLD與單片機以總線接口方式實現(xiàn)譯碼、數(shù)據(jù)和控制信號鎖存功能的VHDL設計;③基于低功耗設計的器件選型方案和單片機待機模式設計;④人機接口的LCD菜單操作方式.該文詳細介紹了改型設備的研制過程,包括CPLD片內(nèi)功能設計實現(xiàn)、主控制板和用戶板各功能模塊工作原理和設計實現(xiàn)、各硬件模塊功能測試等,最后給出了局內(nèi)呼叫處理功能和話務員服務功能的軟件實現(xiàn)流程.文章結(jié)尾介紹了改型設備的系統(tǒng)性能,它將實現(xiàn)更高的可靠性、保密性和抗干擾能力,同時具備低功耗和小型化的優(yōu)點.最后,該文總結(jié)了項目設計中使用的關鍵技術,指出了設計的創(chuàng)新意義和將來的工作.
上傳時間： 2013-04-24
上傳用戶：啊颯颯大師的
如今IC設計進入了SOC(System-on-chip)設計時代。SOC是指在單一芯片上集成了微控制器、數(shù)字信號處理器、存儲器、I/O接口等，可以實現(xiàn)信號采集、轉(zhuǎn)換、存儲、處理等功能的芯片。SOC設計是基于IP可重用性的設計過程?，F(xiàn)在已有不少公司成功地開發(fā)了各種SOC總線規(guī)范，以便于IP核的可復用性設計。其中，ARM公司開發(fā)的AMBA(Advanced Microcontroller Bus Arehitecture)規(guī)范已經(jīng)成為嵌入式應用的行業(yè)標準。嵌入式SOC芯片廣泛應用于消費電子產(chǎn)品中，近年來隨著彩屏手機、PDA等移動終端的普及，液晶電視等平板顯示器件的推廣，液晶顯示器已經(jīng)逐漸取代CRT成為主流的顯示器件。LCD Driver IC作為液晶顯示器的重要部件，需求量也日益增大。嵌入式液晶顯示系統(tǒng)的設計是當今SOC設計中不可缺少的部分，而基于AMBA總線規(guī)范的LCD顯示系統(tǒng)更是具備良好的性能和較大的潛力。 本文提出了一種基于AMBA總線規(guī)范的彩色TFT-LCD數(shù)字圖像顯示解決方案，硬件設計上包括APB存儲接口模塊、LCD控制模塊，并用VHDL硬件描述語言進行了功能仿真，采用Mentor公司Modelsim5.8完成了系統(tǒng)功能驗證；軟件設計上完成了基于SAMSUNG公司S6D0110 TFT-LCD驅(qū)動芯片的測試程序的編寫和系統(tǒng)測試。本設計不需要掌握TFT-LCD內(nèi)部構(gòu)造，復雜的內(nèi)部驅(qū)動原理，只需要掌握AMBA總線規(guī)范和LCD的MPU并行接口時序，采用本課題設計出的LCD顯示控制模塊簡單實用，便于推廣應用。 本課題基于Xilinx公司的VirtexⅡ FF1152 PROTO開發(fā)平臺完成了軟件調(diào)試，實現(xiàn)了TFT-LCD圖像顯示。調(diào)試結(jié)果表明硬件和軟件設計正確且取得了較為滿意的結(jié)果。
標簽： TFTLCD 顯示系統(tǒng)
上傳時間： 2013-06-02
上傳用戶：小楓殘月
隨著現(xiàn)代計算機技術、微電子技術的進一步結(jié)合和發(fā)展，可編程邏輯技術已成為當前電子設計領域中最具活力和發(fā)展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數(shù)字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統(tǒng)進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅(qū)動程序的設計方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測試結(jié)果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數(shù)符合CCITT相關規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設備、模塊的對接測試中，性能穩(wěn)定?；诒菊撐牡漠a(chǎn)品已經(jīng)正式發(fā)布。國內(nèi)部分廠家已對該產(chǎn)品進行了多方面的綜合測試，并計劃將其應用到實際的生產(chǎn)和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-04-24
上傳用戶：lixinxiang
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難?；诖耍疚闹铝τ谔剿饕环N能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
