日韩国产成人精品,深夜国产在线播放,亚洲日本aⅴ片在线观看香蕉

集成開關(guān)(guān)

Vivado集成設(shè)計環(huán)境

Vivado實(shí)現(xiàn) 先給大家簡單快速地介紹一下Vivado集成設(shè)計環(huán)境，即 IDE。

標(biāo)簽： Vivado 集成設(shè)計環(huán)境

上傳時間： 2013-04-24

上傳用戶：huangzchytems
集成運(yùn)放應(yīng)用電路設(shè)計實(shí)例匯總

集成運(yùn)放應(yīng)用電路設(shè)計實(shí)例匯總，涵蓋多種使用電路，可以留作參考書籍

標(biāo)簽： 集成運(yùn)放應(yīng)用電路設(shè)計實(shí)例

上傳時間： 2013-04-24

上傳用戶：axe2010
CCS集成開發(fā)環(huán)境

CCS集成開發(fā)環(huán)境

標(biāo)簽： CCS 集成開發(fā)環(huán)境

上傳時間： 2013-07-08

上傳用戶：yuyizhixia
用于FPGA的N+0.5分頻代碼

用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！

標(biāo)簽： FPGA 0.5 分頻代碼

上傳時間： 2013-08-06

上傳用戶：weixiao99
基于DSP和FPGA實(shí)時視頻采集、處理和顯示平臺

基于高速數(shù)字信號處理器(DSP) 和大規(guī)模現(xiàn)場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時視頻采集、處理和顯示平臺. 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時序控制精度. 系統(tǒng)軟件由驅(qū)動層、管理層和應(yīng)用層組成,使得硬件管理與

標(biāo)簽： FPGA DSP 實(shí)時視頻采集

上傳時間： 2013-08-08

上傳用戶：PresidentHuang
多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20

多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20

標(biāo)簽： 18b20 多路測溫顯示系統(tǒng)

上傳時間： 2013-08-21

上傳用戶：zhangchu0807
FPGA實(shí)現(xiàn)頻率合成的技術(shù)，含軟硬件設(shè)計

盡管頻率合成技術(shù)已經(jīng)經(jīng)歷了大半個世紀(jì)的發(fā)展史，但直到今天，人們對\\r\\n它的研究仍然在繼續(xù)?，F(xiàn)在，我們可以開發(fā)出輸出頻率高達(dá)IG的DDS系統(tǒng)，\\r\\n武漢理工大學(xué)碩士學(xué)位論文\\r\\n已能滿足絕大多數(shù)頻率源的要求，集成DDS產(chǎn)品的信噪比也可達(dá)到75dB以上，\\r\\n已達(dá)到鎖相頻率合成的一般水平。電子技術(shù)的發(fā)展己進(jìn)入數(shù)字時代，模擬信號\\r\\n數(shù)字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領(lǐng)域的應(yīng)用越來越廣泛。本次設(shè)計完成了軟件仿真和硬件實(shí)現(xiàn)，對設(shè)計原

標(biāo)簽： FPGA 頻率合成軟硬件設(shè)計

上傳時間： 2013-08-21

上傳用戶：asdkin
16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn)

描述了一個用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n

標(biāo)簽： FPGA QAM 16 接收機(jī)

上傳時間： 2013-08-22

上傳用戶：23333
使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n

8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

標(biāo)簽： 128 FlashRom 8051 KB

上傳時間： 2013-08-30

上傳用戶：cainaifa
自己現(xiàn)在用的CPLD下載線原理圖用74HC244芯片\r\n

自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式

標(biāo)簽： CPLD 244 74 HC

上傳時間： 2013-08-31

上傳用戶：dancnc