欧美一级色片,日本乱人伦a精品,国产河南妇女毛片精品久久久

集成電路制造

8位MCU架構(gòu)研究及基于FPGA的IP驗證平臺實現(xiàn)

本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測機制，從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設(shè)計后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的IP，在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設(shè)計向FPGA原型驗證轉(zhuǎn)換時的處理方法及工程經(jīng)驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。目前8位MCU在中低端的應(yīng)用越來越廣泛，特別是目前發(fā)展迅速的汽車電子和消費電子領(lǐng)域。因此對MCU架構(gòu)的不斷研究和提高，對更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計，以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟和應(yīng)用價值。

標簽： FPGA MCU 8位架構(gòu)

上傳時間： 2013-07-14

上傳用戶：李夢晗
基于ARM的CMOS數(shù)字圖像傳感器圖像采集系統(tǒng)的研究與設(shè)計

船舶機艙中集中了船上大部分的設(shè)備裝置的儀表，是船舶航運的關(guān)鍵部分，隨著網(wǎng)絡(luò)、通訊技術(shù)以及電子制造工藝水平的快速發(fā)展，現(xiàn)代化船舶自動化程度越來越高，機艙的環(huán)境和自動監(jiān)控水平也得到大大的提高。但由于某些儀器儀表并沒有提供與計算機進行數(shù)據(jù)通信的接口，為了要實現(xiàn)檢測自動化，需要利用數(shù)字圖像處理技術(shù)來實現(xiàn)儀器儀表讀數(shù)的高速自動識別。傳統(tǒng)的CCD圖像采集系統(tǒng)具有速度慢、功能簡單、體積大、功耗大等特點，不能滿足日益發(fā)展的機器視覺應(yīng)用的需要，尤其是在一些新型應(yīng)用領(lǐng)域比如嵌入式視覺、智能監(jiān)控方面的需要。本文利用ARM7的S3C44BOX處理器和CMOS圖像傳感器件設(shè)計并完成了一個數(shù)字圖像采集系統(tǒng)。系統(tǒng)充分考慮了ARM技術(shù)與CMOS圖像傳感技術(shù)的優(yōu)勢及特點，把圖像采集和圖像處理識別功能集中在一個模塊實現(xiàn)，具有功能豐富、處理能力強、接口靈活和擴展方便等優(yōu)點。系統(tǒng)的特色為：構(gòu)建了基于S3C44BOX的圖像采集的硬件平臺；研究并移植了引導(dǎo)程序Bootloader和操作系統(tǒng)uClinux；實現(xiàn)了實時多任務(wù)的處理，從而大幅提高系統(tǒng)的管理能力。本論文研究如何使用低成本的CMOS圖像傳感器構(gòu)建一個嵌入式圖像識別系統(tǒng)的設(shè)計和解決方案。這種圖像采集系統(tǒng)帶圖像采集、識別、存儲、顯示等功能，體積很小，可做在一塊電路板上。除了可以做為單獨的圖像數(shù)據(jù)識別設(shè)備之外，也可以直接做為其它應(yīng)用系統(tǒng)的一個智能集成部件使用。

標簽： CMOS ARM 數(shù)字圖像傳感器

上傳時間： 2013-05-26

上傳用戶：cursor
基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

近年來，隨著控制系統(tǒng)規(guī)模的擴大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實現(xiàn)從單串口通信到多路串口通信的技術(shù)改進。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術(shù)上的革新。本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析，在此基礎(chǔ)上，設(shè)計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設(shè)計出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進行總體設(shè)計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計。在軟件設(shè)計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達到了設(shè)計要求。

標簽： ARM 多路串行以太網(wǎng)

上傳時間： 2013-07-31

上傳用戶：aeiouetla
protel dxp常用元件集成庫

各種封裝的常用芯片和元器件的protel集成庫，方便項目開發(fā)

標簽： protel dxp 元件集成庫

上傳時間： 2013-06-05

上傳用戶：tzl1975
WCDMA多用戶檢測算法的研究和下行鏈路解復(fù)用技術(shù)的FPGA實現(xiàn)

本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。

標簽： WCDMA FPGA 多用戶檢測下行鏈路

上傳時間： 2013-07-29

上傳用戶：jiangxin1234
基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計與實現(xiàn)

隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.

標簽： FPGA 多路傳輸片的設(shè)計

上傳時間： 2013-07-16

上傳用戶：asdkin
基于FPGA的可編程控制器現(xiàn)場集成技術(shù)應(yīng)用研究

傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。

標簽： FPGA 可編程控制器集成技術(shù) 應(yīng)用研究

上傳時間： 2013-05-30

上傳用戶：dtvboyy
基于FPGA的數(shù)字化通用PWM控制器設(shè)計

如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強，便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。　　本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡單、響應(yīng)速度快、易修改、可現(xiàn)場編程等特點，可應(yīng)用于PWM的全數(shù)字化控制。文中對方案的實現(xiàn)進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。　　本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數(shù)字化通用PWM控制器對這種軟開關(guān)Boost變換器進行控制，給出了比較完滿的實驗結(jié)果。實驗結(jié)果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，

標簽： FPGA PWM 數(shù)字化制器設(shè)計

上傳時間： 2013-07-10

上傳用戶：x4587
高速Viterbi譯碼器的FPGA實現(xiàn)

本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

標簽： Viterbi FPGA 譯碼器

上傳時間： 2013-04-24

上傳用戶：181992417
軟件無線電調(diào)制解調(diào)系統(tǒng)的研究及其FPGA實現(xiàn)

軟件無線電是二十世紀九十年代提出的一種實現(xiàn)無線通信的體系結(jié)構(gòu)，被認為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項關(guān)鍵技術(shù)及其最新研究進展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點——靈活性。目前這一部分的技術(shù)實現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實現(xiàn)軟件無線電技術(shù)的重要手段。本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統(tǒng)級開發(fā)工具進行集成化設(shè)計。在實現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時，在設(shè)計中成功地調(diào)用了Xilinx公司的IP核，實現(xiàn)了設(shè)計復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進行重構(gòu)，因而硬件的調(diào)試和升級變得很容易，而內(nèi)嵌CPU使信號處理過程可以用軟件進行控制，充分體現(xiàn)了軟件無線電的靈活性。通過本論文的研究，初步驗證了在FPGA內(nèi)實現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對將來的擴展問題進行了研究和討論，為實現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。

標簽： FPGA 軟件無線電調(diào)制解調(diào)

上傳時間： 2013-04-24

上傳用戶：libenshu01

<input id="aeskm"></input>