高級數(shù)據(jù)鏈路控制規(guī)程,是由ISO開發(fā),面向比特的數(shù)據(jù)鏈路層協(xié)議,具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c,是通信領域中應用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數(shù)據(jù)鏈路控制器外設,幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應用程序等優(yōu)點。本文在這一背景下,提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景,對基于ARM核微處理器的鏈路層通信規(guī)程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法,同時給出其設計方案、關鍵代碼和調(diào)試方法。其中,重點對無操作系統(tǒng)時中斷模式下,以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設計。
標簽: ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間: 2013-08-04
上傳用戶:時代將軍
隨著海洋勘測技術的發(fā)展,研制高性能的海洋測流儀器越來越重要。多普勒聲學海流剖面儀就是一種非常重要的用來測量海流速度的儀器。在調(diào)試多普勒聲學海流剖面儀的過程中,多普勒聲學海流剖面儀信號模擬器是很重要的設備,它是數(shù)字模擬技術與多普勒聲學技術相結合的產(chǎn)物,它通過模擬的方法產(chǎn)生聲學海流剖面儀回波信號,以便在不具備實際海洋情況的條件下,可以在實驗室環(huán)境中對聲學海流剖面儀的樣機進行系統(tǒng)調(diào)試。在此情況下,本文研制了一種聲學海流剖面儀信號模擬器,并對聲學海流剖面儀回波信號接收過程中使用的算法進行了研究。 本文首先比較了多普勒聲學海流剖面儀的發(fā)射信號與接收信號之間的關系,分析了產(chǎn)生多普勒頻移的原因。選用直接數(shù)字頻率合成技術(DDS)生成多普勒聲學海流剖面儀調(diào)試所需要的回波信號o DDS技術克服了傳統(tǒng)信號源的頻率精度不高和頻率不穩(wěn)等問題。本文選用專用DDS芯片AD9833來實現(xiàn)回波信號的產(chǎn)生,利用ARM嵌入式技術對輸出信號進行控制。 信號模擬器以S3C2410處理器為核心構建了硬件平臺,采用核心板與擴展板相結合的硬件結構。核心板主要包括了存儲系統(tǒng)、網(wǎng)絡接口和各種通訊接口。其主要功能是存儲大量數(shù)據(jù)信號和通訊功能;擴展電路包括了16路DDS信號輸出及信號調(diào)理電路,可以通過軟件來配置16路信號相應的工作狀態(tài)及選擇信號輸出形式。硬件設計預留了一定數(shù)量的I/O接口以備將來擴展之用。 建立嵌入式Linux開發(fā)環(huán)境;并分析BootLoader啟動機制,移植VIVI;通過配置內(nèi)核相關文件,移植Linux2.4.18內(nèi)核到模擬器系統(tǒng);編寫16路DDS的驅(qū)動程序;設計了模擬器的上位機通訊程序及用應程序;對系統(tǒng)進行了軟硬件調(diào)試,調(diào)試結果表明模擬器完全能夠模擬聲學海流剖面儀的回波信號。 最后,結合回波信號形式,采用基帶解調(diào)、復相關等技術對接收回波信號所使用的算法進行了研究,估算出多普勒頻移,配合了調(diào)試海流剖面儀樣機工作的進行。該模擬器不但可以模擬回波信號,還可以作為發(fā)射信號來用,大大提高了模擬器的實用性。關鍵詞:聲學海流剖面儀;S3C2410; AD9833;嵌入式Linux;回波信號
上傳時間: 2013-04-24
上傳用戶:prczsf
根據(jù)機械電子工程類專業(yè)測控實驗教學平臺數(shù)據(jù)采集的需要,在綜合考慮成本和性能基礎上,提出以為主處理芯片的數(shù)據(jù)采集卡設計方案。 該方案的主要特點是,使用基于ARM7TDMI內(nèi)核的,工作主頻最高可達44MHz;內(nèi)置高性能的ADC和DAC模塊,采樣速度最高可達1MSPS,采樣精度為12位;模擬信號輸入通道最多可達16路,模擬信號輸出通道最高可達4路;具有豐富的外設資源可以使用,GPIO口數(shù)目最高可達40個。 在設計中采用了模塊化思想,將系統(tǒng)分為四個功能模塊:主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出;模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調(diào)理;數(shù)字信號模塊引出32路數(shù)字I/O口,可用于需要采集數(shù)字量的場合;JTAG模塊可進行程序的調(diào)試和下載,對于數(shù)據(jù)采集卡的二次開發(fā)有很大的作用。 在本數(shù)據(jù)采集卡上,嘗試進行了μC/OSⅡ操作系統(tǒng)的移植,成功實現(xiàn)了四個任務的管理。在實際應用中,工作數(shù)小時仍可保持正常的運行。 為檢驗數(shù)據(jù)采集卡的串口通訊能力,利用LabVIEW程序讀取下位機串口發(fā)送的已采集到的數(shù)據(jù),進行波形圖繪制。 為檢驗本數(shù)據(jù)采集卡的ADC和DAC精度,設計實驗利用DAC輸出波形,并利用ADC將采集到的波形通過LabVIEW顯示,測量結果顯示兩者電壓值誤差均在可允許的3LSB(Least Significant Bit)范圍內(nèi),表明本數(shù)據(jù)采集卡已基本實現(xiàn)預期設計指標。
標簽: ARM 數(shù)據(jù)采集卡
上傳時間: 2013-04-24
上傳用戶:bruce
I/O并行口直接驅(qū)動LED顯示1. 實驗任務 如圖13所示,利用AT89S51單片機的P0端口的P0.0-P0.7連接到一個共陰數(shù)碼管的a-h(huán)的筆段上,數(shù)碼管的公共端接地。在數(shù)碼
上傳時間: 2013-06-15
上傳用戶:kytqcool
本文設計的井下網(wǎng)絡分站作為“煤礦安全自動檢測、監(jiān)控及管理系統(tǒng)”的一個重要的組成部分,以ARM微控制器為核心,以操作系統(tǒng)μC/OS-Ⅱ為操作平臺,采用TCP/IP協(xié)議棧實現(xiàn)了分站的網(wǎng)絡通信功能,很好的解決了當前煤礦企業(yè)安全監(jiān)控系統(tǒng)通信協(xié)議不一致的問題。 在硬件方面,嚴格按照《煤礦安全監(jiān)控系統(tǒng)通用技術要求》完成了監(jiān)控分站的總體硬件設計,并通過驅(qū)動網(wǎng)卡芯片RTL8019AS實現(xiàn)了以太網(wǎng)連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片,它帶有16KB的靜態(tài)RAM和256KB的高速FLASH,包含8路10位A/D,還有多個串行接口,可使用的GPIO高達76個(使用了外部存儲器),很好了滿足了分站外接傳感器的多樣化要求。在人機對話方面,系統(tǒng)擴展了128×64的液晶和1×4的鍵盤。在通信方面,采用TCP/IP協(xié)議與地面主機進行通信,將各種參數(shù)傳送到地面主機進行復雜的運算處理。 在軟件方面,介紹了嵌入式操作系統(tǒng)μC/OS-Ⅱ的移植過程,并在此基礎上分析了TCP/IP協(xié)議棧的實現(xiàn);制定了統(tǒng)一的數(shù)據(jù)交換格式;通信過程中采用了標準的TCP/IP協(xié)議;詳細介紹了幾個主要程序模塊的編程思路,如LCD顯示、外部輸入頻率信號的計數(shù)及數(shù)據(jù)存儲,并給出了在實際編程過程中遇到的問題及解決方法。 本監(jiān)控分站根據(jù)《本質(zhì)安全型“i”》標準將外部接入設備和分站作了電氣隔離,該分站具有2路A/D數(shù)據(jù)采集;6路光電隔離數(shù)字量輸入;2路光電隔離數(shù)字量輸出對外部設備進行遠程管理和控制;人機接口提供人機交互界面,提供按鍵操作和數(shù)據(jù)顯示;RS485通信接口負責與外界設備進行通信;網(wǎng)絡通信接口負責為各種監(jiān)測監(jiān)控系統(tǒng)提供兼容的接入接口;非易失性鐵電存儲器作為數(shù)據(jù)存儲區(qū)以保證掉電后存儲數(shù)據(jù)不丟失。
上傳時間: 2013-04-24
上傳用戶:13160677563
變分水平集用于圖像分割,效果好,但是速度有點慢 源碼及論文
上傳時間: 2013-06-30
上傳用戶:無聊來刷下
本文首先在介紹多用戶檢測技術的原理以及系統(tǒng)模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數(shù)學公式推導和結構框圖,并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數(shù)等參數(shù)的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動臺解復用技術的硬件實現(xiàn),在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎上進行了FPGA實現(xiàn)方案的設計以及系統(tǒng)的實現(xiàn).另外在文中還介紹了可編程器件方面的常識、FPGA的設計流程以及同步電路設計方面的有關技術.
上傳時間: 2013-05-18
上傳用戶:shinnsiaolin
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡,已不能適應當前的需求.而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間: 2013-07-16
上傳用戶:asdkin
大規(guī)模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路(ASIC),電子設計工程師用它可以在辦公室或?qū)嶒炇依镌O計出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復編程和動態(tài)系統(tǒng)重構的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設計的靈活性和通用性.該設計完成了在一片可編程邏輯器件上開發(fā)簡易計算機的設計任務,將單片機與單片機外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結果,具有在電子系統(tǒng)中應用的普遍意義,另外,也可以用于計算機組成原理的教學試驗.該文第一章簡要介紹了可編程ASIC和EDA技術的歷史、現(xiàn)狀、未來并對本課題作了簡要陳述.第二章在芯片設計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設計過程和設計手段,首先將簡易計算機劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設計的綜合與實現(xiàn)做了總結,給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現(xiàn)進行了初淺的探索與嘗試.從計算機體系結構入手,剖析了精簡指令集計算機的原理,通過該設計的實踐對ASIC和EDA的設計潛力有了更進一步的領悟.
上傳時間: 2013-05-21
上傳用戶:hewenzhi