国产乱码精品一区二区三区不卡,欧美第一区第二区 ,精品一区二区三区视频日产

雙向計(jì)數(shù)器

基于ARM控制的新型零電壓零電流全橋DCDC變換器的研制

軟開關技術是電力電子裝置向高頻化、高功率密度化發展的關鍵技術，已成為現代電力電子技術研究的熱點之一。微處理器的出現促進了電力電子變換器的控制技術從傳統的模擬控制轉向數字控制，數字控制技術可使控制電路大為簡化，并能提高系統的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數字化方式。論文分析了該新型變換器的工作原理，推導了變換器各種狀態時的參數計算方程；設計了以ARW芯片LPC2210為核心的數字化反饋控制系統，通過軟件設計實現了PWM移相控制信號的輸出；運用Pspice9.2軟件成功地對變換器進行了仿真，分析了各參數對變換器性能的影響，并得出了變換器的優化設計參數；最后研制出基于該新型拓撲和數字化控制策略的1千瓦移相控制零電壓零電流軟開關電源，給出了其主電路、控制電路、驅動電路、保護電路及高頻變壓器等的設計過程，并在實驗樣機上測量出了實際運行時的波形。理論分析與實驗結果表明：該變換器拓撲能實現超前橋臂的零電壓開關，滯后橋臂的零電流開關；采用ARM微控制器進行數字控制，較傳統的純模擬控制實時反應速度更快、電源穩壓性能更好、外圍電路更簡單、設計更靈活等，為實現智能化數字電源創造了基礎，具有廣泛的應用前景和巨大的經濟價值。

標簽： DCDC ARM 控制全橋

上傳時間： 2013-08-03

上傳用戶：cc1
基于FPGA的三相逆變器并聯技術研究

交流電源供電方式正在由集中式向分布式、全功能式發展，而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電，可大大提高系統的靈活性，使電源系統的體積重量大為降低，同時其主開關器件的電流應力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析，得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數，并通過MATLAB仿真進行了驗證。根據上述模型，分析了逆變器并聯的環流特性，以及基于有功和無功功率的并聯控制方案。隨著電子技術的不斷發展，FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上，應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器，用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義，設計具有創新性。仿真和芯片的初步測試結果表明：本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。

標簽： FPGA 三相逆變器并聯技術研究

上傳時間： 2013-08-05

上傳用戶：ccclll
基于FPGA的數字下變頻器

本文設計和實現了基于FPGA的數字下變頻器DDC，用于寬帶數字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現這些功能模塊并組成模塊庫。在具體應用時，優化配置各個模塊來滿足具體無線通信系統性能的要求。這樣做比傳統ASIC數字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。首先闡述了軟件無線電中關鍵的數字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現了實際電路并應用于工程項目中。

標簽： FPGA 數字下變頻

上傳時間： 2013-08-05

上傳用戶：lishuoshi1996
基于FPGA的H264視頻編碼器設計

隨著多媒體編碼技術的發展，視頻壓縮標準在很多領域都得到了成功應用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網絡帶寬的不斷提升和高效視頻壓縮技術的發展使人們逐漸把關注的焦點轉移到了寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務上來。帶寬的增加為流式媒體的發展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術發展的關鍵。H.264/AVC是由國際電信聯合會和國際標準化組織共同發展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術，如多模式幀間預測、1/4像素精度預測、整數DCT變換、變塊尺寸運動補償、基于上下文的二元算術編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術的采用大大提高了視頻壓縮的效率，更有利于寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務的實現。本文主要根據視頻會議應用的需要對JM8.6代碼進行優化，目標是實現基于Baseline的低復雜度的CIF編碼器，并對部分功能模塊進行電路設計。在設計方法上采用自頂向下的設計方法，首先對H.264編碼器的C代碼和算法進行優化，并對優化后的結果進行測試比較，結果顯示在圖像質量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設計。采用Verilog HDL實現了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結果與C模型相應部分的結果一致，證明了設計的正確性。

標簽： FPGA H264 視頻編碼器

上傳時間： 2013-06-11

上傳用戶：kjgkadjg
TS流復用器及其接口

在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。

標簽： TS流復用器接口

上傳時間： 2013-06-10

上傳用戶：01010101
16QAM調制解調器設計與FPGA實現

本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。

標簽： FPGA QAM 16 調制

上傳時間： 2013-07-29

上傳用戶：hwl453472107
電位計訊號轉換器

電位計訊號轉換器 AT-PM1-P1-DN-ADL 1．產品說明 AT系列轉換器/分配器主要設計使用于一般訊號迴路中之轉換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(三線式)、電阻(二線式)及交流電壓/電流等訊號，機種齊全。此款薄型設計的轉換器/分配器，除了能提供兩組訊號輸出（輸出間隔離）或24V激發電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設計了電源、輸入及輸出指示燈及可插拔式接線端子方便現場施工及工作狀態檢視。 2.產品特點可選擇帶指撥開關切換，六種常規輸出信號0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。雙回路輸出完全隔離，可選擇不同信號。設計了電源、輸入及輸出LED指示燈，方便現場工作狀態檢視。規格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導軌安裝。依據CE國際標準規范設計。 3.技術規格用途：信號轉換及隔離過載輸入能力：電流：10×額定10秒第二組輸出：可選擇輸入范圍：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測電壓：1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應時間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個別調整零點校正范圍:≤ ±10% of F.S.，2組輸出可個別調整隔離:AC 2.0 KV 輸出1與輸出2之間隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結露溫度系數: ≤ 100PPM/ ºC (0~50 ºC) 儲存溫度: -10~70 ºC 保護等級: IP 42 振動測試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質: ABS防火材料，UL94V0 安裝軌道: 35mm DIN導軌 (EN50022) 重量: 250g 安全規范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規格：AT-PM1-P1-DN-ADL 電位計訊號轉換器，一組輸出，輸入范圍：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，輸出一組輸出4-20mA，工作電源AC/DC20-56V

標簽： 電位計訊號轉換器

上傳時間： 2013-11-05

上傳用戶：feitian920
微電腦型數學演算式隔離傳送器

特點：精確度0.1%滿刻度可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計尺寸小,穩定性高

標簽： 微電腦數學演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
基于FPGA的MSK調制器設計與實現

介紹了MSK信號的優點，并分析了其實現原理，提出一種MSK高性能數字調制器的FPGA實現方案；采用自頂向下的設計思想，將系統分成串/并變換器、差分編碼器、數控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點論述了串/并變換、差分編碼、數控振蕩器的實現，用原理圖輸入、VHDL語言設計相結合的多種設計方法，分別實現了各模塊的具體設計，并給出了其在QuartusII環境下的仿真結果。結果表明，基于FPGA的MSK調制器，設計簡單，便于修改和調試，性能穩定。

標簽： FPGA MSK 制器設計

上傳時間： 2013-11-23

上傳用戶：dvfeng
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5