180度雙塑排針,180度雙塑公針,180度雙塑排針圖紙,180度雙塑公針圖紙,DIP雙塑直插排針,雙塑DIP180度公針,DIP雙排雙塑公針
標簽： 180度雙塑排針 180度雙塑公針 180度雙塑排針圖紙 180度雙塑公針圖紙 DIP雙塑直插排針 雙塑DIP180度公針 DIP雙排雙塑公針
上傳時間： 2016-01-08
上傳用戶：1234lucy
2.5MM間距排針有180度和90度形狀,針長可以按要求做,
標簽： 2.5 MM間距排針 2.5間距排針 2.5MM公針 2.5MM針座 2.5排針
上傳時間： 2016-04-30
上傳用戶：騰菲爾科技
之前用到DB15封裝尺寸，兩排的封裝居然找不到，要不找到的也是明顯的有錯誤。最后找供應商要了一份，給大家共享一下。文檔里面包含DB15兩排針腳和三排針腳的兩種封裝尺寸數據，分為公頭和母頭，制作封裝的時候注意區分。
標簽： 封裝
上傳時間： 2022-06-29
上傳用戶：kingwide
全班有N（2<=N<=45）個人排成一排，但因為高矮不齊，需要進行調整。調整的方法是，不調換左右次序，只讓若干人后退一步變為第2排，使第一排留下的人從左到右的身高按降序排列，即右邊的人不比左邊的人高。如果第2排的人還不按降序排列，則照此辦理，即再讓第2排的若干人后退一步變為第3排，這樣繼續下去，直到所有排的人都按身高從高到低排列。 調整中，你需要找出一種使第一排留下的人數盡可能多的調整方法，第二排若需要繼續調整，則也應使第二排留下的人數盡可能多，余類推。
上傳時間： 2015-06-29
上傳用戶：zhenyushaw
以前從網上下載的一個比較好的排課系統，排課系統采用“并行回溯”的算法，只需設置好學校基本信息和排課的各項限制條件后，其余事情則由計算機來完成。課表安排完全自動化(也可手工安排)，排完后可進行調整，采用隨機安排方式，具有排課速度快、準確率高、效果好，并能自動計算教師教學工作量，多種格式的班級、教師、全校課程表的輸出。主要功能包括：課表管理（新建、打開、刪除課表）、基本設置（年級、班級、教師、課程）、教學設置（上課時間、課時、教師任課）、排課設置（班級課表、排課條件、科目優先、排課選項）、教師安排、課程安排（自動、手動）、課表調整（單向、雙向、拖動）、課程報表（班級課表、教師課表、教師任課表等）。
標簽： 比較
上傳時間： 2017-02-20
上傳用戶：凌云御清風
選排課系統功能的設計上，選排課系統可以分為登錄、排課和選課3個子系統。登錄子系統區分排課者(也即系統的管理者)、教師和學生這三者的不同身份，給出不同的權限，在頁面中根據身份判斷其相應具有的功能來使用這套系統。排課子系統主要供排課者使用，排課者可以在這里進行一切與排課有關的活動。選課系統主要供學生選課使用，在這里可以進行與選課有關的活動；教師可在教師反饋系統中對排課者提出反饋意見，供排課者在排課時可參考使用。
標簽：
上傳時間： 2017-09-18
上傳用戶：gdgzhym
3.96間距排針沒有雙排的只有單排針的針長可以按要求訂做
標簽： 3.96排針 3.96公針 3.96連接器 3.96間距排針 3.96間距公針 3.96插針 3.96PIN針
上傳時間： 2016-04-30
上傳用戶：騰菲爾科技
2.54mm單排針,單排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm雙排針,雙排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm單/雙排弱,90度,H=1.5/2.0/2.5mm 2.54mm單/雙排針,SMT,H=1.5/2.0/2.5mm 2.54mm單排雙塑,雙排雙塑,SMT,H=1.5/2.0/2.5mm 2.54mm三排針,90/180度,H=2.5mm 2.54mm單/雙排針,打K,H=1.5/2.0/2.5mm 2.54mm雙排針,90/180度,H=4.3mm 2.54mm雙排針,90/180度,H=7.4mm 2.54mm雙排針,雙塑,90度,塑寬=9.7mm,H=2.54mm 2.00mm排針系列： 2.00mm單排
標簽： 板對板連接器 排針排母連接器 排針連接器 排母連接器 SMT排針 雙塑SMT排針 雙塑SMD排針 雙塑貼片排針
上傳時間： 2016-08-03
上傳用戶：sztfjm
2.54間距雙排排針規格書,可分為彎針,直針,SMT貼片公針
標簽： Pin Header Drawing 2.54雙排插針 2.54雙排公針 2.54DIP公針 2.54針座 2.54直插180度排針 雙排排針圖紙 雙排排針規格書 雙排排針工程圖紙
上傳時間： 2016-01-08
上傳用戶：1234lucy
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
