一篇來自臺灣中華大學(xué)的論文--《無線射頻系統(tǒng)標(biāo)簽晶片設(shè)計》，彩色版。其摘要為：本論文討論使用於無線射頻辨識系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計和晶片製作，初步設(shè)計標(biāo)籤晶片的基本功能，設(shè)計流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統(tǒng)的規(guī)劃、辨識系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計、晶片量測、結(jié)論。 電路的初步設(shè)計功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實作。
上傳時間： 2016-08-27
上傳用戶：tb_6877751
一、問題的提出： 某廠根據(jù)計劃安排，擬將n臺相同的設(shè)備分配給m個車間，各車間獲得這種設(shè)備后，可以為國家提供盈利Ci j(i臺設(shè)備提供給j號車間將得到的利潤，1≤i≤n，1≤j≤m) 。問如何分配，才使國家得到最大的盈利L 二．算法的基本思想： 利用動態(tài)規(guī)劃算法的思想，設(shè)將i臺設(shè)備分配給j－1個車間，可以為國家得到最大利潤Li (j-1)(1≤i≤n，1≤j≤m)，那么將這i臺設(shè)備分配給j個車間，第j個車間只能被分配到0～i臺，所以我們只要算出當(dāng)?shù)趈個車間分配到t(0<=t<=i)臺時提供的最大利潤Lt(j-1)+C(i-t)j，
標(biāo)簽：
上傳時間： 2016-09-19
上傳用戶：希醬大魔王
本文件雖已力求正確，然而無法保證所有操作／設(shè)定範(fàn)例， 都可以順利的在您的系統(tǒng)上面進(jìn)行。 如果您依 照本文件的說明而使您的系統(tǒng)發(fā)生任何問題或損失， 作者都將不負(fù)任何責(zé)任。 希望由於本文的出現(xiàn)，能大量減少在網(wǎng)路上一再重複出現(xiàn)的問題："為 什麼我不能輸入/看到中文?"，"為什 麼我 xxxx 裝不起來?" 等等。 雖然我也了解這是不太可能的...
標(biāo)簽： 正
上傳時間： 2013-12-19
上傳用戶：wang5829
關(guān)於LDPC的encoder和decoder設(shè)計的最新參考資料，將QCLDPC同MIMO系統(tǒng)很好的結(jié)合在一起
標(biāo)簽： encoder decoder LDPC
上傳時間： 2016-12-20
上傳用戶：xaijhqx
「到Petzold的書中找找」仍然是解決Windows程式開發(fā)各種疑難雜癥時的靈丹妙藥。在第五版的《Windows程式開發(fā)設(shè)計指南》中，作者身違背受敬重的Windows Pioneer Award（Windows開路先鋒獎）得主，依據(jù)最新版本W(wǎng)indows作業(yè)系統(tǒng)，以可靠的取材資料校定這一本經(jīng)典之作一再一次深入探索了Win32程式設(shè)計介面的根本重心。
上傳時間： 2014-01-08
上傳用戶：cx111111
這是compiere2的官方?jīng)]問題版本～我在fedora10上安裝正確無誤～不會出現(xiàn)錯誤訊息 ～不過我發(fā)現(xiàn)compiere他自己本身有自己專屬的網(wǎng)站server～所以有架設(shè)網(wǎng)站的網(wǎng)友們～ 可能要斟酌一下～最好把他獨(dú)立開來比較好～= =～我發(fā)現(xiàn)他挺消耗系統(tǒng)資源的～
標(biāo)簽： compiere2 compiere fedora server
上傳時間： 2014-12-04
上傳用戶：yy541071797
幫助學(xué)習(xí)作業(yè)系統(tǒng)的 一些資料 我需要獲得3的 積分 請有興趣者可看
標(biāo)簽： struct
上傳時間： 2016-06-14
上傳用戶：fp4397251
快速傅里葉變換，fft應(yīng)用實例。供學(xué)習(xí)，供參考。 原理：快速傅里葉變換 (fast Fourier transform), 即利用計算機(jī)計算離散傅里葉變換（DFT)的高效、快速計算方法的統(tǒng)稱，簡稱FFT。快速傅里葉變換是1965年由J.W.庫利和T.W.圖基提出的。采用這種算法能使計算機(jī)計算離散傅里葉變換所需要的乘法次數(shù)大為減少，特別是被變換的抽樣點數(shù)N越多，F(xiàn)FT算法計算量的節(jié)省就越顯著。
上傳時間： 2021-07-14
上傳用戶：hhh4321
隨著電力電子技術(shù)的飛速發(fā)展，高頻開關(guān)電源由于其諸多優(yōu)點已經(jīng)廣泛深入到國防、工業(yè)、民用等各個領(lǐng)域，與人們的工作、生活密切相關(guān)，由此引發(fā)的電網(wǎng)諧波污染也越來越受到人們的重視，對其性能，體積，效率，功率密度等的要求也越來越高。因此，研究具有高功率因數(shù)、高效率的ACDC變換技術(shù)，對于抑制諧波污染、節(jié)釣?zāi)茉醇皩崿F(xiàn)綠色電能變換具有重要意義通過分析目前功率因數(shù)校正PFC）技術(shù)與直流變換（DcDC）技術(shù)的研究現(xiàn)狀，采用了具有兩級結(jié)構(gòu)的AcDc變換技術(shù)，對PFC控制技術(shù)，直流變換軟開關(guān)實現(xiàn)等內(nèi)容進(jìn)行了研究。前級PFC部分采用先進(jìn)的單周期控制技術(shù)，通過對其應(yīng)用原理、穩(wěn)定性與優(yōu)勢性能的研究，實璄了主電路及控電路的參數(shù)設(shè)計與優(yōu)化，簡化了PFC控制電路結(jié)構(gòu)、根據(jù)控制電路特點與系統(tǒng)環(huán)路穩(wěn)性要求，完成了電流環(huán)路與整個控制環(huán)路設(shè)計，確保了系統(tǒng)穩(wěn)定性，提高了系統(tǒng)動態(tài)響應(yīng)。通過建立電路閉環(huán)仿真模型，驗證了單周期控制抑制輸入電壓與負(fù)載擾動的優(yōu)勢性能及連續(xù)功率因數(shù)校正的優(yōu)點，優(yōu)化了電路參數(shù)后級直流變換主電路采用LLC諧振拓?fù)洌ㄟ^變頻控制使直流變換環(huán)節(jié)具有軾開關(guān)特性。分析了不同開關(guān)頻率范圍內(nèi)電路工作原理，并建立了基波等效電路，采用基波分析法對VLc需城電路的電反增益性，輸入阻抗持性進(jìn)行了研究，確定了電路軟開關(guān)工作范圖。以基波分析結(jié)果為基礎(chǔ)進(jìn)行了合理的電路參數(shù)優(yōu)化設(shè)計，保證了直流變換環(huán)節(jié)在全輸入電壓范圍、全負(fù)載范圍內(nèi)能實現(xiàn)橋臂開關(guān)管零電壓開通zVS}，較大范圍內(nèi)邊整流二極管零電流關(guān)斷區(qū)CS），并將諧振電路中的電壓電流應(yīng)力降到最小，極大的提高了系統(tǒng)效率同時，為了提高系統(tǒng)功率密度，選擇了優(yōu)化的磁性元器件結(jié)構(gòu)，實現(xiàn)了諧振感性元件與變壓器的磁性器件集成，大大減小了變換電路的體積在理論研究與參數(shù)設(shè)計的基礎(chǔ)上，搭建了實驗樣機(jī)，分別對PFC部分和DcDC部分進(jìn)行了實驗驗證與結(jié)果分析。經(jīng)實驗驗證ACDc變換電路功率因數(shù)在0.988以上，直瓿變換電路能實現(xiàn)全范圖軟開關(guān)，實現(xiàn)了高效率AcDC變換。關(guān)鍵詞：ACDC變換：功率因數(shù)校正：；高效率；LLC諧振電路：單周期控制
上傳時間： 2022-03-24
上傳用戶：
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學(xué)習(xí)可以對 Allegro 和 Capture 之間的互動關(guān)係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
