特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)
標(biāo)簽： 微電腦 數(shù)學(xué)演算 輸出 隔離傳送器
上傳時(shí)間： 2013-11-24
上傳用戶：541657925
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
標(biāo)簽： AVR 單片機(jī) 數(shù)碼管
上傳時(shí)間： 2013-10-21
上傳用戶：13788529953
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
The LPC2292/2294 microcontrollers are based on a 16/32-bit ARM7TDMI-S CPU with real-time emulation and embedded trace support, together with 256 kB of embedded high-speed flash memory. A 128-bit wide memory interface and a unique accelerator architecture enable 32-bit code execution at the maximum clock rate. For critical code size applications, the alternative 16-bit Thumb mode reduces code by more than 30 pct with minimal performance penalty. With their 144-pin package, low power consumption, various 32-bit timers, 8-channel 10-bit ADC, 2/4 (LPC2294) advanced CAN channels, PWM channels and up to nine external interrupt pins these microcontrollers are particularly suitable for automotive and industrial control applications as well as medical systems and fault-tolerant maintenance buses. The number of available fast GPIOs ranges from 76 (with external memory) through 112 (single-chip). With a wide range of additional serial communications interfaces, they are also suited for communication gateways and protocol converters as well as many other general-purpose applications. Remark: Throughout the data sheet, the term LPC2292/2294 will apply to devices with and without the /00 or /01 suffix. The suffixes /00 and /01 will be used to differentiate from other devices only when necessary.
標(biāo)簽： lpc datasheet 2292 2294
上傳時(shí)間： 2014-12-30
上傳用戶：aysyzxzm
Keil C51 V8 專業(yè)開發(fā)工具（PK51） PK51是為8051系列單片機(jī)所設(shè)計(jì)的開發(fā)工具，支持所有8051系列衍生產(chǎn)品，，支持帶擴(kuò)展存儲(chǔ)器和擴(kuò)展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新設(shè)備,以及支持很多公司的一流的設(shè)備和IP內(nèi)核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。 通過PK51專業(yè)級(jí)開發(fā)工具，可以輕松地了解8051的On-chip peripherals與及其它關(guān)鍵特性。 The PK51專業(yè)級(jí)開發(fā)工具包括… l μVision Ø 集成開發(fā)環(huán)境 Ø 調(diào)試器 Ø 軟件模擬器 l Keil 8051擴(kuò)展編譯工具 Ø AX51宏匯編程序 Ø ANSI C編譯工具 Ø LX51 連接器 Ø OHX51 Object-HEX 轉(zhuǎn)換器 l Keil 8051編譯工具 Ø A51宏匯編程序 Ø C51 ANSI C編譯工具 Ø BL51 代碼庫(kù)連接器 Ø OHX51 Object-HEX 轉(zhuǎn)換器 Ø OC51 集合目標(biāo)轉(zhuǎn)換器 l 目標(biāo)調(diào)試器 Ø FlashMON51 目標(biāo)監(jiān)控器 Ø MON51目標(biāo)監(jiān)控器 Ø MON390 (Dallas 390)目標(biāo)監(jiān)控器 Ø MONADI (Analog Devices 812)目標(biāo)監(jiān)控器 Ø ISD51 在系統(tǒng)調(diào)試 l RTX51微實(shí)時(shí)內(nèi)核 你應(yīng)該考慮PK51開發(fā)工具包,如果你… l 需要用8051系列單片機(jī)來開發(fā) l 需要開發(fā) Dallas 390 或者 Philips 51MX代碼 l 需要用C編寫代碼 l 需要一個(gè)軟件模擬器或是沒有硬件仿真器 l 需要在單芯片上基于小實(shí)時(shí)內(nèi)核創(chuàng)建復(fù)雜的應(yīng)用
上傳時(shí)間： 2013-10-30
上傳用戶：yy_cn
多維多選擇背包問題(MMKP)是0-1背包問題的延伸，背包核已經(jīng)被用來設(shè)計(jì)解決背包問題的高效算法。目的是研究如何獲得一種背包核，并以此高效處理多維多選擇背包問題。首先給出了一種方法確定MMKP的核，然后闡述了利用核精確解決MMKP問題的B&B算法，列出了具體的算法步驟。在分析了算法的存儲(chǔ)復(fù)雜度后，將算法在各種實(shí)例上的運(yùn)行效果與目前解決MMKP問題的常用算法的運(yùn)行效果進(jìn)行了比較，發(fā)現(xiàn)本文的算法性能優(yōu)于以往任何算法。
上傳時(shí)間： 2013-11-20
上傳用戶：wangw7689
第1章 集成運(yùn)放應(yīng)用電路設(shè)計(jì)須知 1.1 集成運(yùn)放簡(jiǎn)介 1.1.1 集成運(yùn)放的內(nèi)部框圖、分類和圖形符號(hào) 1.1.2 集成運(yùn)放的引腳功能、封裝及命名方法 1.1.3 集成運(yùn)放的參數(shù) 1.2 理想運(yùn)算放大器 1.2.1 運(yùn)放的理想?yún)?shù)及理想運(yùn)放的電路模型 1.2.2 簡(jiǎn)化設(shè)計(jì)的基本準(zhǔn)則 1.3 選擇電阻器須知 1.3.1 電阻器系列及溫度系數(shù) 1.3.2 常用電阻器的結(jié)構(gòu)與特點(diǎn)及參數(shù) 1.4 選用電容器須知 1.4.1 電容器容量系列、損耗及絕緣電阻 1.4.2 常用電容器的類型、特點(diǎn)及規(guī)格 1.5 集成運(yùn)放的電源 1.5.1 集成運(yùn)放電源的選擇 1.5.2 各類電源系列 1.5.3 集成運(yùn)放電源使用注意事項(xiàng) 第2章 集成運(yùn)放調(diào)零、相位補(bǔ)償與保護(hù)電路的設(shè)計(jì) 2.1 偏置電流補(bǔ)償電路及調(diào)零電路的設(shè)計(jì) 2.1.1 偏置電流補(bǔ)償電路的設(shè)計(jì) 2.1.2 調(diào)零電路的設(shè)計(jì)
標(biāo)簽： 360 集成運(yùn)放 應(yīng)用電路
上傳時(shí)間： 2013-10-09
上傳用戶：wanqunsheng
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
減小電磁干擾的印刷電路板設(shè)計(jì)原則 內(nèi) 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態(tài)引腳活動(dòng)引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對(duì)稱性3 1.5 差模和共模…..3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設(shè)計(jì)中的微處理器地.4 2.1.4 信號(hào)返回地……5 2.1.5 模擬數(shù)字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點(diǎn)和多點(diǎn)分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區(qū)…11 2.4 信號(hào)線……...12 2.4.1 容性和感性串?dāng)_……...12 2.4.2 天線因素和長(zhǎng)度規(guī)則...12 2.4.3 串聯(lián)終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串?dāng)_模型……..14 2.5.3 返回線路數(shù)目..14 2.5.4 對(duì)板外信號(hào)I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結(jié)…………………………………………17 5 參考文獻(xiàn)………………………17
標(biāo)簽： 印刷電路板 設(shè)計(jì)原則
上傳時(shí)間： 2013-10-22
上傳用戶：a6697238
目錄 第一章 傳輸線理論 一 傳輸線原理 二 微帶傳輸線 三 微帶傳輸線之不連續(xù)分析 第二章 被動(dòng)組件之電感設(shè)計(jì)與分析 一 電感原理 二 電感結(jié)構(gòu)與分析 三 電感設(shè)計(jì)與模擬 電感分析與量測(cè)
標(biāo)簽： 傳輸線
上傳時(shí)間： 2013-11-21
上傳用戶：qb1993225
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
