亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

雷達(dá)(dá)模擬

  • Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool

    Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時(shí)做trace，協(xié)助工程師debug。 可能您會(huì)覺的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實(shí)Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫好coding style，並養(yǎng)成習(xí)慣。 下圖所示為整個(gè)Debussy的原理架構(gòu)，可歸納幾個(gè)結(jié)論：

    標(biāo)簽： Analysis Software Debussy Debug

    上傳時(shí)間： 2014-01-14

    上傳用戶：hustfanenze

  • 外部中斷模擬UART演示程序

    外部中斷模擬UART演示程序，只做過模擬仿真

    標(biāo)簽： UART 外部中斷 模擬 程序

    上傳時(shí)間： 2015-11-13

    上傳用戶：tianjinfan

  • 徑向基底函數(shù)類神經(jīng)網(wǎng)路

    徑向基底函數(shù)類神經(jīng)網(wǎng)路，是單隱藏層的3層前向網(wǎng)路，模擬人腦中局部調(diào)整，有很好的逼近能力

    標(biāo)簽：

    上傳時(shí)間： 2014-01-15

    上傳用戶：wanghui2438

  • sigma-delta ADC轉(zhuǎn)換之matlab模型

    sigma-delta ADC轉(zhuǎn)換之matlab模型，整個(gè)系統(tǒng)都可模擬。

    標(biāo)簽： sigma-delta matlab ADC 模型

    上傳時(shí)間： 2014-01-24

    上傳用戶：xjz632

  • SPI(serial port interface)的Verilog/VHDL源代碼

    SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗(yàn)證。

    標(biāo)簽： interface Verilog serial port

    上傳時(shí)間： 2016-03-07

    上傳用戶：jichenxi0730

  • 一篇來自臺(tái)灣中華大學(xué)的論文--《無線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》

    一篇來自臺(tái)灣中華大學(xué)的論文--《無線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。

    標(biāo)簽： 大學(xué) 論文 無線射頻

    上傳時(shí)間： 2016-08-27

    上傳用戶：tb_6877751

  • 使用C#程式語言開發(fā)

    使用C#程式語言開發(fā)，並執(zhí)行於.NET Framework下；是研習(xí)「蟻拓尋優(yōu)法」不可或缺的軟體工具。系統(tǒng)使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設(shè)定費(fèi)洛蒙和食物氣味強(qiáng)度等相關(guān)參數(shù)以及動(dòng)態(tài)設(shè)定障礙物的位置和形狀，研習(xí)螞蟻覓食的最短路徑形成過程。研習(xí)各種參數(shù)設(shè)定對(duì)螞蟻覓食行為的影響，了解費(fèi)落蒙機(jī)制對(duì)蟻拓尋優(yōu)化法的影響。本系統(tǒng)可支援柔性計(jì)算教學(xué)，研習(xí)蟻拓優(yōu)化法中人工螞蟻的隨機(jī)搜尋模式和啟發(fā)式法則設(shè)計(jì)原理。

    標(biāo)簽： 程式

    上傳時(shí)間： 2013-12-24

    上傳用戶：anng

  • [Flash煙冒效果] Flash 8 後版本適用

    [Flash煙冒效果] Flash 8 後版本適用，利用新增濾鏡功能模擬煙冒效果。

    標(biāo)簽： Flash 版本

    上傳時(shí)間： 2017-02-28

    上傳用戶：yulg

  • Verilog HDL的程式

    Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來接收與傳送SPI，並且寫了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！

    標(biāo)簽： Verilog HDL 程式

    上傳時(shí)間： 2017-03-06

    上傳用戶：onewq

  • 作者的課外作業(yè)

    作者的課外作業(yè)，模擬封包(packet)標(biāo)頭，將之轉(zhuǎn)成二進(jìn)制，再顯示二進(jìn)制的相加結(jié)果，再做一的補(bǔ)數(shù)。 （並附上html檔，不會(huì)java的，直接開啟html即可執(zhí)行）

    標(biāo)簽：

    上傳時(shí)間： 2014-01-06

    上傳用戶：xjz632

主站蜘蛛池模板： 瑞安市| 兴城市| 喜德县| 定结县| 上犹县| 江源县| 延吉市| 襄汾县| 永靖县| 萨嘎县| 宜州市| 象山县| 柏乡县| 沾化县| 邢台市| 遂溪县| 铁岭县| 灵山县| 台东市| 周口市| 安多县| 临夏县| 佛坪县| 时尚| 彭阳县| 陕西省| 色达县| 四川省| 雷州市| 金溪县| 保定市| 福泉市| 尉氏县| 惠安县| 广宗县| 遂平县| 娱乐| 新乡县| 焉耆| 华坪县| 集安市|