上窮碧落下黃泉 - 源碼追蹤經驗談 (PDF 繁體中文 26頁) 侯捷觀點 剖析名家源碼，是讓自己技術躍升的捷徑。但是大系統的源碼非常龐大（Unix, Linux, Java, STL, MFC, VCL, Qt...），閱讀要有閱讀的方法。本文從動機、對象、前提、書籍、態度、工具、方法、瓶頸、價值、附加價值等方向加以討論。
標簽： 繁體 家 頁
上傳時間： 2016-01-13
上傳用戶：cooran
《實戰C++ — 八個別具特色的實作經驗》與目前市面㆖ 眾多C++ 書籍的最大不同，在於 本書既非基礎觀念之教㈻ 書籍，亦非開發工具之使用手冊，而是以「㆒ 章㆒ 專案」的方式， 從實際應用面引領讀者領略C++。 本書是《The Art of C++》的㆗ 文譯本。原作者Herbert Schildt 是㆒ 位㈻ ㈲ 專精、著作等身的 IT 技術作家，其作品普遍獲得良好評價。
標簽： 12694
上傳時間： 2016-02-08
上傳用戶：894898248
「新聞群聚」就是一項需要人力介入的新聞服務，而為了使其更為自動化，我們將文件分群（document clustering）的技術應用在新聞文件上，達到新聞分群（news clustering）的目的。
標簽：
上傳時間： 2014-01-24
上傳用戶：731140412
㆒ 般㆟ 對 C++ templates 的粗淺印象，大約停留在「容器（containers）」的製作㆖ 。稍有研究 則會發現，templates衍生出來的 C++ Generic Programming（泛型編程）技術，在 C++ 標準程 式庫㆗ 已經遍㆞ 開花結果。以 STL為重要骨幹的 C++ 標準程式庫，將 templates 廣泛運用於容 器 （containers） 、演算法 （algorithms） 、仿函式 （functors） 、配接器 （adapters） 、配置器 （allocators） 、 迭代器（iterators）㆖ 頭，無處不在，無役不與，乃至於原有的 class-based iostream都被改寫為 template-based iostream。
標簽： templates 12690 12703
上傳時間： 2016-10-28
上傳用戶：rocwangdp
在 Java EE 的藍圖中，JSP Servlet是屬於Web層技術，JSP與Servlet是一體的兩面，您可以使用單獨一項技術來解決動態網頁呈現的需求，但最好的方式是取兩者的長處，JSP是網頁設計人員導向的，而Servlet是程式設計人員導向的，釐清它們之間的職責可以讓兩個不同專長的團隊彼此合作，並降低相互間的牽制作用。
標簽： Java EE
上傳時間： 2016-11-15
上傳用戶：sxdtlqqjl
關於圖像壓縮的，融入了Huffman編碼，Shannon-Fano編碼等技術！
上傳時間： 2013-12-19
上傳用戶：康郎
文件中詳細介紹 FLIR 雷達產品的各項技術數據
標簽： FLIR 雷達
上傳時間： 2015-03-18
上傳用戶：戴斗笠的神秘人
文件中詳細列舉出FLIR雷達產品所使用的頻率波段以及發射功率資訊！
摘要 ： 介紹 丁 DSP技 術 中的雙音 多頻 (DTMF)技術 ．以及產生 與檢測 Drl?,IF信 號 的幾 種方 法 ．提 出并 詳細 推導 了利 用 Gt~rtze]算法實現濾波器組的方法 及利用仿真軟件對 DTMF進芋亍模擬設計的過程 ．
標簽： DTMF rtze DSP Drl
上傳時間： 2013-12-22
上傳用戶：leehom61
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="4sok8"></rt>
