隨著現(xiàn)代控制技術(shù)的飛速發(fā)展和傳統(tǒng)工業(yè)改造的逐步實(shí)現(xiàn)，能夠獨(dú)立工作的溫度檢測(cè)和顯示系統(tǒng)已經(jīng)應(yīng)用于諸多領(lǐng)域。傳統(tǒng)的溫度監(jiān)測(cè)系統(tǒng)可靠性和實(shí)時(shí)性相對(duì)較差，溫度測(cè)量的精度和準(zhǔn)確度較低，而且大多采用有線方式對(duì)整個(gè)系統(tǒng)進(jìn)行控制，這不利于應(yīng)用的擴(kuò)展。近年來(lái)，嵌入式系統(tǒng)和無(wú)線通信技術(shù)(特別是短消息業(yè)務(wù))受到遠(yuǎn)程監(jiān)測(cè)領(lǐng)域研究者的密切關(guān)注，成為一個(gè)研究熱點(diǎn)。本文提出了一種將帶有I2C總線的ARM嵌入式微處理器和短消息業(yè)務(wù)(SMS)用于溫度檢測(cè)系統(tǒng)中的方法，實(shí)現(xiàn)了溫度的多點(diǎn)監(jiān)測(cè)。本文的主要研究?jī)?nèi)容如下： (1)多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)硬件設(shè)計(jì)。采用以ARM微處理器LPC2290芯片為核心的嵌入式工控板，通過(guò)對(duì)Benq無(wú)線通信模塊M22的控制，接收并識(shí)別監(jiān)測(cè)中心發(fā)過(guò)來(lái)的短消息內(nèi)容，實(shí)現(xiàn)了多點(diǎn)溫度的采集及顯示；采用八個(gè)帶有I2C總線接口的數(shù)字溫度傳感器LM75，組成八點(diǎn)溫度采集電路：利用帶有I2C總線接口的LED驅(qū)動(dòng)器件ZLG7290及共陰式數(shù)碼管為溫度顯示電路，保證了溫度測(cè)量的精度和準(zhǔn)確度。 (2)多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)軟件設(shè)計(jì)。根據(jù)整個(gè)監(jiān)測(cè)系統(tǒng)的特點(diǎn)，提出了軟件設(shè)計(jì)的總體思路，并以ADS1.2為集成開(kāi)發(fā)環(huán)境，將μC/OS-Ⅱ嵌入式操作系統(tǒng)的相關(guān)代碼移植到LPC2290中；采用分層體系思想，使用標(biāo)準(zhǔn)C語(yǔ)言編寫(xiě)程序，結(jié)合嵌入式操作系統(tǒng)的任務(wù)管理、信號(hào)量等機(jī)制，并調(diào)用相關(guān)的應(yīng)用程序接口函數(shù)(API函數(shù))，設(shè)計(jì)了包括溫度采集、溫度顯示、短消息接收與發(fā)送等多個(gè)子程序。 (3)監(jiān)測(cè)中心軟件設(shè)計(jì)。為了增強(qiáng)系統(tǒng)控制和數(shù)據(jù)管理功能，使用Visual C++6.0及ADO數(shù)據(jù)庫(kù)技術(shù)編寫(xiě)了監(jiān)測(cè)中心軟件人機(jī)交互界面，通過(guò)串口使另一M22無(wú)線通信模塊同監(jiān)測(cè)中心上位機(jī)的通信，實(shí)現(xiàn)了在PC機(jī)上發(fā)送短消息指令對(duì)下位機(jī)進(jìn)行遠(yuǎn)程控制，并將接收到的數(shù)據(jù)存儲(chǔ)在Access數(shù)據(jù)庫(kù)中以便分析處理。 嵌入式技術(shù)和短消息業(yè)務(wù)在一定程度上提高了多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)的測(cè)量精度、可靠性、穩(wěn)定性和實(shí)時(shí)性，對(duì)改進(jìn)遠(yuǎn)程監(jiān)測(cè)系統(tǒng)的控制方式和數(shù)據(jù)傳輸方式有一定的意義，也為對(duì)嵌入式應(yīng)用項(xiàng)目的開(kāi)發(fā)奠定了基礎(chǔ)。
標(biāo)簽： ARM 多點(diǎn) 溫度監(jiān)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：feichengweoayauya
模糊控制是近代控制理論中一種基于模糊數(shù)學(xué)理論、采用語(yǔ)言規(guī)則與模糊推理等新穎技術(shù)的高級(jí)控制策略，它是當(dāng)前研究熱點(diǎn)——智能控制中的一個(gè)重要分支，發(fā)展迅速、應(yīng)用廣泛、實(shí)效顯著、引人關(guān)注。 本書(shū)主要內(nèi)容有模糊數(shù)學(xué)基礎(chǔ)、模糊邏輯理論、模糊控制系統(tǒng)與模糊控制器、模糊控制器的設(shè)計(jì)與分析、模糊控制理論研究、基于多值邏輯的硬件模糊控制器、模糊集成控制器與系統(tǒng)、模糊控制用的通用芯片和模糊控制應(yīng)用實(shí)例等。這次修訂著重增加了多值邏輯理論與應(yīng)用技術(shù)、模糊Petri網(wǎng)和模糊H網(wǎng)理論及嵌入式模糊Petri網(wǎng)知識(shí)表示與推理算法，以及基于多值邏輯的模糊控制器硬件實(shí)現(xiàn)機(jī)理、設(shè)計(jì)與性能分析等內(nèi)容。原理與理論部分的論述條理清楚，通俗易懂；應(yīng)用技術(shù)與實(shí)例面廣量多，說(shuō)明翔實(shí)；全書(shū)圖文并茂，由淺入深；開(kāi)卷有益，宜于自學(xué)入門(mén)。 本書(shū)可作為各高等院校相關(guān)專(zhuān)業(yè)的教師、研究生和高年級(jí)學(xué)生的教學(xué)與研究的參考用書(shū)；也可以作為信息學(xué)科相關(guān)領(lǐng)域，特別是自動(dòng)化領(lǐng)域的高科技研究和開(kāi)發(fā)部門(mén)與公司的工程技術(shù)人員、科研工作者的主要參考書(shū)。
上傳時(shí)間： 2013-06-24
上傳用戶(hù)：suxuan110425
SK6281量產(chǎn)工具20080409版SK6281_PDT_20080409
標(biāo)簽： 20080409 6281 SK PDT
上傳時(shí)間： 2013-07-26
上傳用戶(hù)：szchen2006
成功量產(chǎn)金士頓4G工具SK6281PDT20080123[1]
標(biāo)簽： 20080123 6281 PDT SK
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：唐僧他不信佛
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫(huà)質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類(lèi)特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè) 算法優(yōu)化
上傳時(shí)間： 2013-05-25
上傳用戶(hù)：refent
本文對(duì)16QAM基帶Modem的FPGA芯片設(shè)計(jì)進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計(jì),以及一些FPGA設(shè)計(jì)的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計(jì)方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計(jì)了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計(jì),該均衡器是一個(gè)復(fù)數(shù)結(jié)構(gòu)的橫向?yàn)V波器,采用復(fù)用抽頭的結(jié)構(gòu)來(lái)節(jié)省資源,本文對(duì)自適應(yīng)均衡器的核心運(yùn)算單元-采用booth編碼算法設(shè)計(jì)的高性能乘累加(MAC)運(yùn)算單元進(jìn)行了詳細(xì)描述.接下來(lái)介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計(jì),這是一個(gè)數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對(duì)應(yīng)關(guān)系.DD相位檢測(cè)算法中的反正切函數(shù)tan
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：dajin
非常不錯(cuò)的過(guò)零檢測(cè)芯片，DIP8封裝，外圍器件極少
標(biāo)簽： 過(guò)零檢測(cè) 專(zhuān)用芯片
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：WANGXIAN001
NEC芯片資料79F8513，芯片學(xué)習(xí)資料，共閱參考！
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：leehom61
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件是能通過(guò)對(duì)其進(jìn)行編程實(shí)現(xiàn)具有用戶(hù)規(guī)定功能的電路，特別適合集成電路的新品開(kāi)發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來(lái)，F(xiàn)PGA的發(fā)展非常迅速，但目前國(guó)內(nèi)廠商所使用的FPGA芯片主要還是從國(guó)外進(jìn)口，這種狀況除了給生產(chǎn)廠家?guī)?lái)很大的成本壓力以外，同時(shí)也影響到國(guó)家信息產(chǎn)業(yè)的保密和安全問(wèn)題，因此在國(guó)內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢(shì)。 基于上述現(xiàn)實(shí)狀況及國(guó)內(nèi)市場(chǎng)的巨大需求，中國(guó)電子科技集團(tuán)公司第58研究所近年來(lái)對(duì)FPGA進(jìn)行了專(zhuān)項(xiàng)研究，本論文正是作為58所專(zhuān)項(xiàng)的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計(jì)技術(shù)，并進(jìn)行了實(shí)際的FPGA器件設(shè)計(jì)，研究工作的重點(diǎn)是在華潤(rùn)上華(CSMC)0.5μm標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上進(jìn)行具有6000有效門(mén)的FPGA的電路設(shè)計(jì)與仿真。 論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過(guò)程及其器件分類(lèi)，對(duì)可編程只讀存儲(chǔ)器、現(xiàn)場(chǎng)可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點(diǎn)進(jìn)行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類(lèi)及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問(wèn)題。并根據(jù)實(shí)際指標(biāo)要求確定本文研究目標(biāo)FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤(rùn)上華0.5μm標(biāo)準(zhǔn)CMOS工藝的基礎(chǔ)上，進(jìn)行一款FPGA芯片的設(shè)計(jì)研究工作。進(jìn)行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計(jì)，并用CMOS邏輯和NMOS傳輸管邏輯實(shí)現(xiàn)了函數(shù)發(fā)生器、快速進(jìn)位鏈和觸發(fā)器的電路設(shè)計(jì)，并對(duì)其進(jìn)行了仿真，達(dá)到了預(yù)期的目標(biāo)。
標(biāo)簽： FPGA 芯片 電路設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：zaizaibang
近年來(lái),隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過(guò)改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問(wèn)題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿(mǎn)足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話(huà)、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：yuying4000
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
