久久www人成免费看片中文,国产精品青草综合久久久久99,午夜a一级毛片亚洲欧洲

電動汽車，加速轉(zhuǎn)矩，補(bǔ)償

Cadence Allegro視頻教程匯總，含16.5專門版

包括于博士主講的Cadence軟件設計視頻教程，共計60講分卷壓縮，例如： cadence視頻教程（第001講）.wmv28M cadence視頻教程（第002講）.wmv47.1M cadence視頻教程（第003講）.wmv21.6M cadence視頻教程（第004講）.wmv24.4M cadence視頻教程（第005講）.wmv23.4M 另外包括Cadence Allegro 16.5 視頻教程，692MB 下面是兩個視頻的下載鏈接：

標簽： Cadence Allegro 16.5 視頻教程

上傳時間： 2013-07-23

上傳用戶：
FPGA應用源代碼實例，有USB、I2C等經常用的程序

是FPGA應用的好列子，本人經過測試的，有USB的I2C的，還有一些經常用的程序，是初學和參考的好幫手

標簽： FPGA USB I2C 源代碼

上傳時間： 2013-08-14

上傳用戶：ommshaggar
FPGA設計規則，一個很好的講稿

一個很好的講稿，希望大家多提意見，呵呵。

標簽： FPGA

上傳時間： 2013-08-15

上傳用戶：w230825hy
FPGA實現頻率合成的技術，含軟硬件設計

盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的DDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成DDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原

標簽： FPGA 頻率合成軟硬件設計

上傳時間： 2013-08-21

上傳用戶：asdkin
Altium與華南理工大學攜手助Protel用戶簡化升級

這本內容全面的參考指南面向需要從Protel升級到Altium新一代設計解決方案的用戶，詳細介紹了如何充分利用其特性開發創新的電子產品。該書得到了 IT界的廣泛支持，并有中國軟件行業協會秘書長陳沖先生為其作序。本書是Altium計劃與大學及教育機構開展的一系列合作中的首個項目。Altium大學計劃是Altium與中國幾所頂尖大學的合資項目，出版本書則是該計劃的目標之一。Altium大學計劃旨在為學生提供最先進的電子設計工具和解決方案，推動一體化電子產品設計的教學，加速用戶向Altium最新的電子產品設計解決方案的升級。

標簽： Altium Protel 華南理工大學用戶

上傳時間： 2013-10-20

上傳用戶：liaocs77
鋁電解電容器：詳細介紹原理，應用，使用技巧

鋁電解電容器：詳細介紹原理，應用，使用技巧電容器(capacitor)在音響組件中被廣泛運用，濾波、反交連、高頻補償、直流回授...隨處可見。但若依功能及制造材料、制造方法細分，那可不是一朝一夕能說得明白。所以縮小范圍，本文只談電解電容，而且只談電源平滑濾波用的鋁質電解電容。　每臺音響機器都要吃電源─除了被動式前級，既然需要供電，那就少不了「濾波」這個動作。不要和我爭，采用電池供電當然無必要電源平滑濾波。但電池充電電路也有整流及濾波，故濾波電容器還是會存在。我們現在習用的濾波電容，正式的名稱應是：鋁箔干式電解電容器。就我的觀察，除加拿大Sonic Frontiers真空管前級，曾在高壓穩壓線路中選用PP塑料電容做濾波外，其它機種一概都是采用鋁箔干式電解電容；因此網友有必要對它多做了解。　面對電源穩壓線路中擔任電源平滑濾波的電容器，你首先想到的會是什幺？─容量？耐壓？電容器的封裝外皮上一定有容量標示，那是指靜電容量；也一定有耐壓標示，那是指工作電壓或額定電壓。　工作電壓(working voltage)簡稱WV，為絕對安全值；若是surge voltage(簡稱SV或Vs)，就是涌浪電壓或崩潰電壓;，超過這個電壓值就保證此電容會被浪淹死─小心電容會爆！根據國際IEC 384-4規定，低于315V時，Vs=1.15×Vr，高于315V時，Vs=1.1×Vr。Vs是涌浪電壓，Vr是額定電壓(rated voltage)。

標簽： 鋁電解電容器詳細介紹使用技巧

上傳時間： 2013-12-23

上傳用戶：gundan
Altium Designer 6 三維元件庫建模教程

Altium Designer 6 三維元件庫建模教程文檔名稱：AD系列軟件三維元件庫建模教程文檔描述：介紹在 AltiumDesigner集成開發平臺下三維模型建立和使用方法文檔版本：V1.0 作者：林加添（lineay）編寫時間：2009 年1 月 QQ:181346072 第一章：介紹在傳統的電子整機設計過程中，電路設計部門和結構設計部門（或者由外部設計工作室設計）往往是被分為兩個完全獨立的部門，因此在新產品開發過程中，都是結構設計好了，然后出內部 PCB 位置圖給 PCB 工程師，而結構工程師并不了解電路設計過程中一些要點。對 PCB布局一些高度較高元器件位置很多并不符合 PCB 工程師電路設計的要求。以至 PCB 工程師不得不將就結構工程師所設計的元件布局。最后產品出來時，因為 PCB 布局不合理等各種因素，問題百出。這不僅影響產品開發速度。也會導致企業兩部門之間發生沖突。然而目前國內大多的電子企業都是停留于這種狀態，關鍵原因目前電路部門和結構部門沒有一個有效、快捷的軟件協作接口來幫助兩個部分之間更好協調工作、來有效提高工作效率。而面對競爭日益激烈的市場。時間就是金錢，產品開發周期加長而導致開發成本加劇，也延誤了產品上市的時間。這不僅降低了企業在市場的競爭力也加速了企業倒退的步伐。對于企業來說，都希望有一個有效的協調接口來加速整機的開發速度，從而提高產品

標簽： Designer Altium 元件庫建模

上傳時間： 2013-10-22

上傳用戶：moerwang
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
IC封裝製程簡介(IC封裝制程簡介)

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

標簽： 封裝 IC封裝制程

上傳時間： 2014-01-20

上傳用戶：蒼山觀海
理想二極管提供了針對電源布線錯誤的保護作用

高可用性繫統常常采用雙路饋送功率分配，旨在實現冗餘並增強系統的可靠性。“或”二極管把兩路電源一起連接在負載點上，最常用的是肖特基二極管，目的在於實現低損耗

標簽： 理想二極管保護電源布線錯誤

上傳時間： 2013-10-19

上傳用戶：BOBOniu