偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來的危害，國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊５悄壳暗难a償系統(tǒng)復(fù)雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復(fù)用系統(tǒng)，通過觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器，其響應(yīng)時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā)，使用VHDL語言和原理圖輸入法進行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下，可以實現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應(yīng)用于160Gb/s光通信系統(tǒng)中進行PMD補償。
標(biāo)簽：
FPGA
160
Gbs
PMD
上傳時間：
2013-04-24
上傳用戶：suxuan110425
