AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn),該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵,要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽,必須對數(shù)據(jù)進行加密。在不影響網(wǎng)絡(luò)性能的前提下,快速實現(xiàn)數(shù)據(jù)加密/解密,對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中,最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06,用匯編語言編寫程序,全部資源用于加密解密,最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明,即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器,軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下,在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎(chǔ)上,設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案,在設(shè)計中采用加密解密和密鑰展開并行工作,實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù),實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作,提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上,全面驗證了硬件實現(xiàn)AESCBC方案的正確性,全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題,提出改善流水線性能的方案,設(shè)計出報文級并行加密解密方案,并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps,單一模塊解密速度達(dá)到900Mbps,多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法,只能通過仿真驗證其功能的正確性,還需要下載到芯片上做進一步的驗證。要用硬件實現(xiàn)整個IPSec,還要進一步開發(fā)基于FPGA的技術(shù)。總之,為了適應(yīng)路由器發(fā)展的需求,還有很多技術(shù)需要研究。
標(biāo)簽:
AES_CBC
FPGA
性能
實現(xiàn)研究
上傳時間:
2013-05-29
上傳用戶:wangzhen1990