☻本單元主要介紹OTNM2000網管上使用WDM/OTN子網業務管理界面進行業務配置的方法以及注意事項。 ☻學完本單元后，您應該能： l了解OTN子網交叉的功能和使用方法 l了解配置業務和保護的方法和配置規則
上傳時間： 2013-11-07
上傳用戶：shen_dafa
提取基波分量的高精度快速濾波算法
上傳時間： 2013-10-09
上傳用戶：brilliantchen
555時基電路的分析和應用
上傳時間： 2013-10-14
上傳用戶：agent
555時基電路的分析和應用
上傳時間： 2013-11-22
上傳用戶：541657925
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
上傳時間： 2013-11-01
上傳用戶：wpt
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
上傳時間： 2013-12-21
上傳用戶：王慶才
隨著SoC設計復雜度的提高，驗證已成為集成電路設計過程中的瓶頸，而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現，并對驗證過程中的問題進行了分析，并提出相應的解決辦法。
上傳時間： 2014-08-04
上傳用戶：1184599859
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
日本基恩士plc kv-1000編程學習。
上傳時間： 2013-11-06
上傳用戶：穿著衣服的大衛
