本智能玩具小汽車以AT89C51單片機作為控制核心，其外圍電路包括電機驅動模塊、電源供電模塊、障礙物檢測模塊、防盜報警模塊、搖控控制模塊、LCD顯示模塊。其中使用使用直流電機驅動芯片L9110，實現直流電機驅動功能。使用9V/1000mA的蓄電池通過7805來降壓給系統供電。通過由555集成電路與紅外對管組成的紅外紅外線障礙物檢測傳感器，實現對障礙物的檢測。通過人體熱釋電紅外線傳感器LHI778，紅外信號處理芯片PS202以及模擬狗叫聲集成電路KD5608實現防盜報警功能。采用兩片AT89C2051作為搖控信號發射和接收處理，處理后的信號傳送給控制中心，以實現搖控控制的功能。利用LCD顯示模塊LM016l實現顯示功能。
標簽： 智能小車
上傳時間： 2013-04-24
上傳用戶：yuying4000
正交頻分復用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術通過將整個信道分為多個帶寬相等并行傳輸的子信道，通過將信息經過子信道獨立傳輸來實現通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統通過循環前綴來消除符號間干擾(ISI)，通過IDFT/DFT調制解調降低了系統實現的復雜度。由于其頻譜利用率高，抗多徑能力強，在多種通信場合中都得到了應用。雖然有著上述優點，但為了準確的恢復信號，信道估計是OFDM系統中必須實現的一環。 本文正是針對OFDM接收機中的信道估計模塊的運算部件的實現進行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現，包括進位行波加法器，曼徹斯特進位鏈，超前進位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優缺點。接著研究了幾種主要的除法器設計算法，包括數字循環算法，基于函數迭代的算法，以及CORDIC算法，結合信道估計的特點選擇了函數迭代和CORDIC算法作為具體實現的方法。最后，在前面的設計的基礎上在FPGA芯片上實現了前面的設計方案。
上傳時間： 2013-06-06
上傳用戶：yyyyyyyyyy
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-08-03
上傳用戶：88mao
本文對16QAM基帶Modem的FPGA芯片設計進行了研究與論述.首先介紹了16QAM調制的原理和16QAM基帶Modem的FPGA芯片總體設計,以及一些FPGA設計的基本原則.接著介紹了高性能濾波器的FPGA設計方法,并采用多相結構濾波器和分布式算法(DA)設計了發送端平方根升余弦滾降濾波器.然后介紹了自適應盲均衡器的設計,該均衡器是一個復數結構的橫向濾波器,采用復用抽頭的結構來節省資源,本文對自適應均衡器的核心運算單元-采用booth編碼算法設計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復環路的FPGA設計,這是一個數字二階鎖相環,本文推導了數字二階鎖相環和模擬二階鎖相環的對應關系.DD相位檢測算法中的反正切函數tan
上傳時間： 2013-04-24
上傳用戶：dajin
非常不錯的過零檢測芯片，DIP8封裝，外圍器件極少
上傳時間： 2013-04-24
上傳用戶：WANGXIAN001
NEC芯片資料79F8513，芯片學習資料，共閱參考！
上傳時間： 2013-04-24
上傳用戶：leehom61
現場可編程門陣列(FPGA)器件是能通過對其進行編程實現具有用戶規定功能的電路，特別適合集成電路的新品開發和小批量ASIC電路的生產。近幾年來，FPGA的發展非常迅速，但目前國內廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產廠家帶來很大的成本壓力以外，同時也影響到國家信息產業的保密和安全問題，因此在國內自主研發FPGA便成為一種必然的趨勢。 基于上述現實狀況及國內市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。 論文首先闡述了可編程邏輯器件的基本結構，就可編程邏輯器件的發展過程及其器件分類，對可編程只讀存儲器、現場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結構特點進行了討論。接著討論了FPGA的基本結構與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據實際指標要求確定本文研究目標FPGA的基本結構和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結構的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現了函數發生器、快速進位鏈和觸發器的電路設計，并對其進行了仿真，達到了預期的目標。
上傳時間： 2013-07-18
上傳用戶：zaizaibang
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間： 2013-05-31
上傳用戶：yuying4000
該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設計并實現符合JPEG靜態圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹JPEG基本模式標準和FPGA設計流程的基礎上,針對JPEG基本模式硬件編碼器傳統結構的缺點,提出了一種新的改進結構.JPEG基本模式硬件編碼器改進結構的設計思想、設計結構和Verilog設計實現在其后章節中進行了詳細闡述,并分別給出了改進結構中各個模塊的單獨測試結果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質量指標,并與軟件壓縮的速度和結果做了對比,提出了未來的改進建議.
上傳時間： 2013-04-24
上傳用戶：Andy123456
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
