異步電動(dòng)機(jī)的軟起動(dòng)研究，是一項(xiàng)重要的研究課題。本文以分級(jí)變頻理論為基礎(chǔ)，利用數(shù)學(xué)分析的方法對(duì)分級(jí)變頻的子頻率系統(tǒng)進(jìn)行了深入的研究，總結(jié)了各級(jí)子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對(duì)傳統(tǒng)異步電動(dòng)機(jī)軟起動(dòng)器的主電路結(jié)構(gòu)進(jìn)行了改進(jìn)，提出了從較低頻率開(kāi)始分五級(jí)起動(dòng)的分級(jí)變頻調(diào)壓軟起動(dòng)形式，而且各級(jí)子頻率的起動(dòng)都能實(shí)現(xiàn)最優(yōu)的正序電壓組合，保證了起動(dòng)轉(zhuǎn)矩的最大化。通過(guò)對(duì)分級(jí)變頻調(diào)壓軟起動(dòng)形式的建模和仿真試驗(yàn)，證明了此方法可以在降低起動(dòng)電流的同時(shí)實(shí)現(xiàn)異步電機(jī)的高轉(zhuǎn)矩起動(dòng)，驗(yàn)證了此方法的有效性和可行性。基于以上研究的成果，本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動(dòng)軟硬件設(shè)計(jì)方法。最后對(duì)本課題的進(jìn)一步研究提出了展望。
標(biāo)簽： 分級(jí) 仿真研究 頻調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：assss
超聲波電源廣泛應(yīng)用于超聲波加工、診斷、清洗等領(lǐng)域，其負(fù)載超聲波換能器是一種將超音頻的電能轉(zhuǎn)變?yōu)闄C(jī)械振動(dòng)的器件。由于超聲換能器是一種容性負(fù)載，因此換能器與發(fā)生器之間需要進(jìn)行阻抗匹配才能工作在最佳狀態(tài)。串聯(lián)匹配能夠有效濾除開(kāi)關(guān)型電源輸出方波存在的高次諧波成分，因此應(yīng)用較為廣泛。但是環(huán)境溫度或元件老化等原因會(huì)導(dǎo)致?lián)Q能器的諧振頻率發(fā)生漂移，使諧振系統(tǒng)失諧。傳統(tǒng)的解決辦法就是頻率跟蹤，但是頻率跟蹤只能保證系統(tǒng)整體電壓電流同頻同相，由于工作頻率改變了而匹配電感不變，此時(shí)換能器內(nèi)部動(dòng)態(tài)支路工作在非諧振狀態(tài)，導(dǎo)致?lián)Q能器功率損耗和發(fā)熱，致使輸出能量大幅度下降甚至停振，在實(shí)際應(yīng)用中受到限制。所以，在跟蹤諧振點(diǎn)調(diào)節(jié)逆變器開(kāi)關(guān)頻率的同時(shí)應(yīng)改變匹配電感才能使諧振系統(tǒng)工作在最高效能狀態(tài)。針對(duì)按固定諧振點(diǎn)匹配超聲波換能器電感參數(shù)存在的缺點(diǎn)，本文應(yīng)用耦合振蕩法對(duì)換能器的匹配電感和耦合頻率之間的關(guān)系建立數(shù)學(xué)模型，證實(shí)了匹配電感隨諧振頻率變化的規(guī)律。給出利用這一模型與耦合工作頻率之間的關(guān)系動(dòng)態(tài)選擇換能器匹配電感的方法。經(jīng)過(guò)分析比較，選擇了基于磁通控制原理的可控電抗器作為匹配電感，通過(guò)改變電抗控制度調(diào)節(jié)電抗值。并給出了實(shí)現(xiàn)這一方案的電路原理和控制方法。最后本文以DSP TMS320F2812為核心設(shè)計(jì)出實(shí)現(xiàn)這一原理的超聲波逆變電源。實(shí)驗(yàn)結(jié)果表明基于磁通控制的可控電抗器可以實(shí)現(xiàn)電抗值隨電抗控制度線性無(wú)級(jí)可調(diào)，由于該電抗器輸出正弦波，理論上沒(méi)有諧波污染。具體采用復(fù)合控制策略，穩(wěn)態(tài)時(shí)，換能器工作在DPLL鎖定頻率上；動(dòng)態(tài)時(shí)，逐步修改匹配電抗大小，搜索輸出電流的最大值，再結(jié)合DPLL鎖定該頻率。配合PS-PWM可實(shí)現(xiàn)功率連續(xù)可調(diào)。該超聲波換能系統(tǒng)能夠有效的跟隨最大電流輸出頻率，即使頻率發(fā)生漂移系統(tǒng)仍能保持工作在最佳狀態(tài)，具有實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： 動(dòng)態(tài) 換能器 超聲波電源
上傳時(shí)間： 2013-04-24
上傳用戶：lacsx
電梯在垂直升降的過(guò)程中，由于功率變化范圍很大，節(jié)能潛力巨大。本文主要工作在于結(jié)合電梯系統(tǒng)的特點(diǎn)，對(duì)超級(jí)電容儲(chǔ)能系統(tǒng)中超級(jí)電容容量需求及其他相關(guān)參數(shù)的設(shè)置進(jìn)行詳細(xì)討論。也對(duì)與之配套的雙向DC/DC變換器進(jìn)行研究。 本文在研究了電梯系統(tǒng)的結(jié)構(gòu)和運(yùn)行特點(diǎn)的基礎(chǔ)上，對(duì)其運(yùn)行過(guò)程中能量狀態(tài)的變化進(jìn)行了詳細(xì)分析，得到了儲(chǔ)能裝置中超級(jí)電容器容量的計(jì)算方法，并在此基礎(chǔ)上，根據(jù)超級(jí)電容器容量需求與系統(tǒng)前級(jí)雙向整流器功率的關(guān)系，提出了一套簡(jiǎn)單有效的能量管理方案，減少了儲(chǔ)能裝置中超級(jí)電容器的容量需求。并且對(duì)于超級(jí)電容容量設(shè)置給出了一般的原則。 儲(chǔ)能裝置與系統(tǒng)直流母線之間需要雙向變換器進(jìn)行能量傳遞，本文對(duì)于各種雙向直流變換器拓?fù)涞膬?yōu)缺點(diǎn)進(jìn)行了比較，結(jié)合在超級(jí)電容儲(chǔ)能裝置中的具體應(yīng)用需要，得出BUCK/BOOST型變換器更適合本文中的應(yīng)用。 本文為儲(chǔ)能裝置設(shè)計(jì)了基于DSP（數(shù)字信號(hào)處理器）全數(shù)字控制的具有多種工作方式的雙向DC/DC變換器的小功率樣機(jī)，在電容器放電時(shí)，以恒流模式向直流母線輸送能量；在電容器充電時(shí)，以分段恒流模式或恒壓模式進(jìn)行充電。文中給出了詳細(xì)的硬件電路以及數(shù)字控制部分的設(shè)計(jì)過(guò)程，并通過(guò)實(shí)驗(yàn)進(jìn)行了驗(yàn)證。
標(biāo)簽： 電梯系統(tǒng) 儲(chǔ)能 超級(jí)電容
上傳時(shí)間： 2013-04-24
上傳用戶：冇尾飛鉈
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-07-20
上傳用戶：rishian
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺(jué)質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過(guò)結(jié)合SAD的模式選擇方法來(lái)減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來(lái)確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來(lái)算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來(lái)的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過(guò)8×8次加法和2×8次移位運(yùn)算便可完成，與原來(lái)12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明，通過(guò)使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間： 2013-07-18
上傳用戶：zukfu
為了克服傳統(tǒng)的局部特征匹配算法對(duì)噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時(shí)間： 2013-04-24
上傳用戶：hphh
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來(lái)越廣泛且重要，F(xiàn)PGA的測(cè)試技術(shù)也得到了廣泛重視和研究。基于FPGA可編程的特性，應(yīng)用獨(dú)立的測(cè)試(工廠測(cè)試)需要設(shè)計(jì)數(shù)個(gè)測(cè)試編程和測(cè)試向量來(lái)完成FPGA的測(cè)試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對(duì)上述問(wèn)題，以XilinxXC4000E系列FPGA為主要的研究對(duì)象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對(duì)FPGA的測(cè)試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對(duì)可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測(cè)試。主要基于“分治法”對(duì)CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測(cè)試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測(cè)試配置和測(cè)試向量，以較少了測(cè)試編程次數(shù)完成了所有CLB資源的測(cè)試。 研究完成了對(duì)互連資源(ConfigrableInterconnectResource)的測(cè)試。基于普通數(shù)據(jù)總線的測(cè)試方法，針對(duì)互連資源主要由線段和NMOS開(kāi)關(guān)管組成的特點(diǎn)及其自身的故障模型，通過(guò)手工連線實(shí)現(xiàn)測(cè)試配置，僅通過(guò)4次編程就實(shí)現(xiàn)了對(duì)其完全測(cè)試。 在測(cè)試?yán)碚撗芯康幕A(chǔ)上，我們開(kāi)發(fā)了能對(duì)FPGA器件進(jìn)行實(shí)際測(cè)試的測(cè)試平臺(tái)。基于硬件仿真器的測(cè)試平臺(tái)通過(guò)高速光纖連接工作站上的EDA仿真軟件，把軟件語(yǔ)言描述的測(cè)試波形通過(guò)硬件仿真器轉(zhuǎn)化為真實(shí)測(cè)試激勵(lì)，測(cè)試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測(cè)試。該平臺(tái)在國(guó)內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測(cè)試FPGA。在該平臺(tái)支持下，我們成功完成了對(duì)各軍、民用型號(hào)FPGA的測(cè)試任務(wù)。 本研究成果為國(guó)內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價(jià)值，成功解決了國(guó)外公司在FPGA測(cè)試技術(shù)上的壟斷問(wèn)題，幫助國(guó)產(chǎn)FPGA器件實(shí)現(xiàn)完全國(guó)產(chǎn)化。
上傳時(shí)間： 2013-05-17
上傳用戶：wangyi39
隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開(kāi)發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開(kāi)發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，單芯片已無(wú)法容納整個(gè)設(shè)計(jì)，所以常常需要對(duì)設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對(duì)邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對(duì)稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對(duì)稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對(duì)I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對(duì)邏輯分割算法進(jìn)行了較深入的研究。針對(duì)現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過(guò)程，避免了設(shè)計(jì)分割過(guò)程的盲目性，簡(jiǎn)化了邏輯分割過(guò)程。 本文還對(duì)并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對(duì)其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對(duì)ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對(duì)某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過(guò)程提供更好的支持，滿足現(xiàn)在和將來(lái)大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-06-12
上傳用戶：極客
隨著移動(dòng)終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對(duì)圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時(shí)性要求，而且會(huì)帶來(lái)因傳輸大量原始圖象數(shù)據(jù)帶來(lái)的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢(shì)。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對(duì)熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時(shí)通過(guò)改善Huffman編碼器中變長(zhǎng)碼流向定長(zhǎng)碼流轉(zhuǎn)換時(shí)的控制邏輯,避免了因數(shù)據(jù)處理不及時(shí)造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時(shí)，解碼算法充分利用了規(guī)則化碼書帶來(lái)的碼字的單調(diào)性，及在特定長(zhǎng)度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲(chǔ)器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對(duì)DC子帶的預(yù)測(cè)編碼，針對(duì)直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過(guò)DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時(shí)，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對(duì)星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個(gè)系統(tǒng)。在設(shè)計(jì)過(guò)程中，用高級(jí)硬件描述語(yǔ)言verilogHDL進(jìn)行RTL級(jí)描述。利用了Altera公司的QuartusII開(kāi)發(fā)平臺(tái)進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時(shí)還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過(guò)系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價(jià)值。
上傳時(shí)間： 2013-05-19
上傳用戶：吳之波123
電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實(shí)現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問(wèn)、視頻點(diǎn)播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個(gè)房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過(guò)電力線傳輸數(shù)據(jù)有許多的問(wèn)題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實(shí)現(xiàn)電力線通信的一項(xiàng)熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時(shí)通過(guò)使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計(jì)時(shí)間短、投資少、風(fēng)險(xiǎn)小的特點(diǎn)，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無(wú)可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實(shí)現(xiàn)。本論文主要是在項(xiàng)目組工作的基礎(chǔ)上構(gòu)造雙路信號(hào)數(shù)據(jù)糾正算法流程，提出最佳采樣點(diǎn)與載波相位估計(jì)算法，完善中各個(gè)子模塊算法的硬件設(shè)計(jì)流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點(diǎn)，以及FPGA的開(kāi)發(fā)環(huán)境、開(kāi)發(fā)流程和Verilog語(yǔ)言的特點(diǎn)。第三章對(duì)OFDM系統(tǒng)的同步模塊進(jìn)行詳細(xì)的闡述。第四章是OFDM同步算法的在FPGA上的實(shí)現(xiàn)，對(duì)各個(gè)子模塊進(jìn)行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對(duì)OFDM技術(shù)的實(shí)現(xiàn)需要進(jìn)一步完善的方面與后續(xù)工作進(jìn)行了探討。
標(biāo)簽： OFDM FPGA PLC 通信系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：hgy9473
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
