將Verilog設(shè)計(jì)轉(zhuǎn)成VHDL設(shè)計(jì)的程式
標(biāo)簽： Verilog VHDL 程式
上傳時(shí)間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
上傳用戶：wkchong
JPEG的硬體設(shè)計(jì)採(cǎi)用的是VHDL設(shè)計(jì),有源碼
標(biāo)簽： JPEG VHDL 有源
上傳用戶：agent
一個(gè)簡(jiǎn)單的游戲設(shè)計(jì)...好好玩的
標(biāo)簽：
上傳時(shí)間： 2013-12-31
上傳用戶：edisonfather
倒數(shù)計(jì)時(shí)器 提供時(shí)間到關(guān)機(jī)的功能 可自由設(shè)定是否關(guān)機(jī)或者提供警示
上傳時(shí)間： 2016-02-02
上傳用戶：lepoke
altera Quartus II FSM使用 可設(shè)定時(shí)間波形，手動(dòng)調(diào)整波形頻率。 (含電路)
標(biāo)簽： Quartus altera FSM II
上傳時(shí)間： 2016-02-13
上傳用戶：kbnswdifs
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門(mén)者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
網(wǎng)絡(luò)原理課程ppt檔案第一章概述.ppt第二章物理層.ppt第三章數(shù)據(jù)鏈路層.ppt第四章介質(zhì)訪問(wèn)子層.ppt第五章網(wǎng)絡(luò)層.ppt第六章傳輸層.ppt第七章應(yīng)用層.ppt
標(biāo)簽： 網(wǎng)絡(luò) 物理層 數(shù)據(jù)鏈路層
上傳時(shí)間： 2013-12-04
上傳用戶：lanhuaying
此版本為V1.0 具有版主公告 破壞性語(yǔ)法不得留言 留言時(shí)可選擇悄悄話功能 版主帳號(hào)支援中文不需使用英文帳號(hào) 隱藏留言者的IP 線上編輯CSS系統(tǒng) 線上編輯版主公告 線上編輯留言版設(shè)定不需要在更改CGI本身系統(tǒng) 使用超連結(jié)http mail 自動(dòng)轉(zhuǎn)成連結(jié)不需在使用語(yǔ)法 大致上的功能因該有的都有，如不夠的話可以自行增加!
標(biāo)簽： 1.0 CSS 版本 英文
上傳時(shí)間： 2016-03-04
上傳用戶：15071087253
由遠(yuǎn)峰公司所設(shè)計(jì)的燒入flash軟體,歡迎使用2410/2440可用
標(biāo)簽： flash 2410 2440
上傳時(shí)間： 2014-01-10
上傳用戶：dyctj
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
