實(shí)用電子技術(shù)專輯 385冊(cè) 3.609G第三章 GE FANUC PLC 指令集(一) 繼電器指令.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲(wèi)頻率超過20KHz以上的音波或機(jī)械振動(dòng)，因此超音波馬達(dá)就是利用超音波的彈性振動(dòng)頻率所構(gòu)成的制動(dòng)力。超音波馬達(dá)的內(nèi)部主要是以壓電陶瓷材料作爲(wèi)激發(fā)源，其成份是由鉛（Pb）、結(jié)（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲(wèi)驅(qū)動(dòng)源，以激振彈性體，稱此結(jié)構(gòu)爲(wèi)定子（Stator），將其用彈簧與轉(zhuǎn)子Rotor）接觸，將所産生摩擦力來驅(qū)使轉(zhuǎn)子轉(zhuǎn)動(dòng)，由於壓電材料的驅(qū)動(dòng)能量很大，並足以抗衡轉(zhuǎn)子與定子間的正向力，雖然伸縮振幅大小僅有數(shù)徵米（um）的程度，但因每秒之伸縮達(dá)數(shù)十萬次，所以相較於同型的電磁式馬達(dá)的驅(qū)動(dòng)能量要大的許多。超音波馬達(dá)的優(yōu)點(diǎn)爲(wèi)：1，轉(zhuǎn)子慣性小、響應(yīng)時(shí)間短、速度範(fàn)圍大。2，低轉(zhuǎn)速可產(chǎn)生高轉(zhuǎn)矩及高轉(zhuǎn)換效率。3，不受磁場(chǎng)作用的影響。4，構(gòu)造簡(jiǎn)單，體積大小可控制。5，不須經(jīng)過齒輸作減速機(jī)構(gòu)，故較爲(wèi)安靜。實(shí)際應(yīng)用上，超音波馬達(dá)具有不同於傳統(tǒng)電磁式馬達(dá)的特性，因此在不適合應(yīng)用傳統(tǒng)馬達(dá)的場(chǎng)合，例如：間歇性運(yùn)動(dòng)的裝置、空間或形狀受到限制的場(chǎng)所；另外包括一些高磁場(chǎng)的場(chǎng)合，如核磁共振裝置、斷層掃描儀器等。所以未來在自動(dòng)化設(shè)備、視聽音響、照相機(jī)及光學(xué)儀器等皆可應(yīng)用超音波馬達(dá)來取代。
標(biāo)簽： 超聲波電機(jī)
上傳時(shí)間： 2022-06-17
上傳用戶：
輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠(yuǎn)地區(qū)的無源負(fù)荷供電、滿足保護(hù)環(huán)境要求等方面具有很大的優(yōu)勢(shì)。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中，換流器交流側(cè)需要使用體積龐大和笨重的濾波裝置，橋臂的高電壓需要功率開關(guān)器件直接串聯(lián)來實(shí)現(xiàn)等，增大了換流站的占地空間，降低了換流器的工作效率。 本文針對(duì)傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點(diǎn)，采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理，并提出將其應(yīng)用于輕型高壓直流輸電系統(tǒng)的調(diào)制算法和控制策略。最后對(duì)控制系統(tǒng)的具體實(shí)現(xiàn)方案進(jìn)行一定的探討。通過仿真驗(yàn)證所提出的調(diào)制算法和控制策略的正確性。具體說來，全文的主要工作體現(xiàn)在以下幾個(gè)方面： 1、詳細(xì)講述模塊化多電平換流器的拓?fù)浣Y(jié)構(gòu)、子模塊的具體實(shí)現(xiàn)形式及工作原理，并提出適合該換流器的調(diào)制算法。 2、詳細(xì)介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理，分析電壓源型換流器的間接電流和直接電流控制策略。 3、對(duì)基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進(jìn)行仿真，驗(yàn)證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側(cè)電容電壓的均衡問題，提出一種較為簡(jiǎn)單有效的控制方法。 5、提出基于模塊化多電平換流器結(jié)構(gòu)的輕型高壓直流輸電控制系統(tǒng)的實(shí)現(xiàn)方法，并重點(diǎn)講述子模塊的數(shù)字邏輯電路的實(shí)現(xiàn)方法。
上傳時(shí)間： 2013-04-24
上傳用戶：huangzr5
異步電動(dòng)機(jī)的軟起動(dòng)研究，是一項(xiàng)重要的研究課題。本文以分級(jí)變頻理論為基礎(chǔ)，利用數(shù)學(xué)分析的方法對(duì)分級(jí)變頻的子頻率系統(tǒng)進(jìn)行了深入的研究，總結(jié)了各級(jí)子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對(duì)傳統(tǒng)異步電動(dòng)機(jī)軟起動(dòng)器的主電路結(jié)構(gòu)進(jìn)行了改進(jìn)，提出了從較低頻率開始分五級(jí)起動(dòng)的分級(jí)變頻調(diào)壓軟起動(dòng)形式，而且各級(jí)子頻率的起動(dòng)都能實(shí)現(xiàn)最優(yōu)的正序電壓組合，保證了起動(dòng)轉(zhuǎn)矩的最大化。通過對(duì)分級(jí)變頻調(diào)壓軟起動(dòng)形式的建模和仿真試驗(yàn)，證明了此方法可以在降低起動(dòng)電流的同時(shí)實(shí)現(xiàn)異步電機(jī)的高轉(zhuǎn)矩起動(dòng)，驗(yàn)證了此方法的有效性和可行性?；谝陨涎芯康某晒?，本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動(dòng)軟硬件設(shè)計(jì)方法。最后對(duì)本課題的進(jìn)一步研究提出了展望。
標(biāo)簽： 分級(jí) 仿真研究 頻調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：assss
隨著信息時(shí)代的到來，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論?；赗S碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
隨著移動(dòng)終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對(duì)圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時(shí)性要求，而且會(huì)帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢(shì)。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對(duì)熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時(shí)通過改善Huffman編碼器中變長(zhǎng)碼流向定長(zhǎng)碼流轉(zhuǎn)換時(shí)的控制邏輯,避免了因數(shù)據(jù)處理不及時(shí)造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時(shí)，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長(zhǎng)度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲(chǔ)器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對(duì)DC子帶的預(yù)測(cè)編碼，針對(duì)直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時(shí)，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對(duì)星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個(gè)系統(tǒng)。在設(shè)計(jì)過程中，用高級(jí)硬件描述語言verilogHDL進(jìn)行RTL級(jí)描述。利用了Altera公司的QuartusII開發(fā)平臺(tái)進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時(shí)還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價(jià)值。
上傳時(shí)間： 2013-05-19
上傳用戶：吳之波123
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動(dòng)通信系統(tǒng)和視頻電話會(huì)議系統(tǒng)等多種語音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語音信號(hào)通過混合線圈時(shí)產(chǎn)生一定泄漏，一部分信號(hào)又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會(huì)嚴(yán)重影響語音通信質(zhì)量。本文主要針對(duì)線路回波進(jìn)行研究，設(shè)計(jì)并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺(tái)的回波消除器。 首先，對(duì)回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個(gè)模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測(cè)算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對(duì)傳統(tǒng)雙講檢測(cè)算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測(cè)算法。 本文首先使用C語言實(shí)現(xiàn)回波消除器的各個(gè)模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測(cè)、雙講檢測(cè)、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測(cè)試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺(tái)上實(shí)現(xiàn)各功能模塊，并通過模塊級(jí)和系統(tǒng)級(jí)功能仿真以及時(shí)序仿真驗(yàn)證，最終在現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺(tái)上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計(jì)過程。 根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測(cè)試要求，本文塒基于FPGA設(shè)計(jì)實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測(cè)試。經(jīng)過測(cè)試，各項(xiàng)性能指標(biāo)均達(dá)到或超過G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。
上傳時(shí)間： 2013-06-18
上傳用戶：qwe1234
為了提高Forward變換器非線性系統(tǒng)的控制性能，采用了精確線性化控制方法。首先采用開關(guān)函數(shù)和開關(guān)周期平均算子建立適合微分幾何方法的仿射非線性系統(tǒng)模型。從理論上證明了該模型滿足系統(tǒng)精確線性化的條件。對(duì)非線性坐標(biāo)變換后得到的線性系統(tǒng)，利用二次型最優(yōu)控制策略推導(dǎo)出非線性狀態(tài)反饋控制律。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)具有良好的靜態(tài)和動(dòng)態(tài)性能，驗(yàn)證了該控制方法的有效性和正確性。
上傳時(shí)間： 2013-11-10
上傳用戶：xywhw1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
