隨著二十一世紀的到來，人類進入了后PC時代。在這一階段，嵌入式技術得到了飛速發展和廣泛應用。目前，嵌入式技術及其產品已廣泛應用于智能家用電器、智能建筑、儀器儀表、通訊產品、工業控制、掌上型電腦、各種智能IC卡的應用等等。將嵌入式系統應用于多媒體移動終端，充分發揮了嵌入式系統的低功耗、集成度高、可擴充能力強等特點，可以達到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設計方案。 本文首先詳細分析了ARM體系結構，研究了嵌入式Linux操作系統在ARM9微處理器的移植技術，包括交叉編譯環境的建立、引導裝載程序應用、移植嵌入式Linux內核及建立根文件系統，并且實現了嵌入式Linux到EP9315開發板的移植。 由于嵌入式系統本身硬件條件的限制，常用在PC機的圖形用戶界面GUI系統不適合在其上運行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結構等方面進行研究基礎上，實現了Qt/Embedded到EP9315開發板的移植，完成了嵌入式圖形用戶界面開發，使得系統擁有良好的操作界面。 針對現今MP3文件格式廣泛流行的特點，本文設計了MP3播放器。在深入研究了MP3文件編碼原理的基礎上，詳細論述了播放器的設計過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統開發成本：在視頻播放方面，本文實現了Linux系統下的通用媒體播放器——Mplayer到EP9315開發板的移植。通過對音頻數據輸出的研究，解決了Mplayer播放聲音不正常的問題，實現了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統。 最后，總結了論文所做的工作，指出了嵌入式多媒體播放器所需要進一步解決和完善的問題。
上傳時間： 2013-04-24
上傳用戶：梧桐
運算放大器、比較器設計指南,運算放大器、比較器設計指南
上傳時間： 2013-07-19
上傳用戶：a673761058
正弦波逆變器理論基礎知識，劉鳳君老師作品，對初學者和正在進行逆變器設計及改進會有幫助
標簽： 正弦波逆變器
上傳時間： 2013-07-06
上傳用戶：liber
固態硬盤是一種以FLASH為存儲介質的新型硬盤。由于它不像傳統硬盤一樣以高速旋轉的磁盤為存儲介質，不需要浪費大量的尋道時間，因此它有著傳統硬盤不可比擬的順序和隨機存儲速度。同時由于固態硬盤不存在機械存儲結構，因此還具有高抗震性、無工作噪音、可適應惡劣工作環境等優點。隨著計算機技術的高速發展，固態硬盤技術已經成為未來存儲介質技術發展的必然趨勢。 本文以設計固態硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發送的IDE指令并控制硬盤設備進行相應的狀態遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態通信以及數據通信。論文主要完成了幾個方面的內容。第一：論文從固態硬盤的基本結構出發，分析了固態硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態機流程和主要控制信號的方式實現了各個具體子功能模塊并列舉了部分關鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現，并通過SAS邏輯分析儀和QuartusⅡ對IDE控制器進行了功能測試和分析，驗證了本論文設計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
伺服電機原理與應用 伺服電機原理與應用.pdf
標簽： 伺服電機
上傳時間： 2013-07-02
上傳用戶：894898248
隨著科學技術的快速發展和數據采集系統的廣泛應用，人們對數據采集系統的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規范，以其使用方便、易于擴展、速度快等優點而被廣泛地應用于數據采集系統中。現場可編程門陣列最大的特點是結構靈活，開發周期較短，適合于實時信號處理，已被廣泛應用于通信、數據采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優點，設計了一種基于USB2.0技術和FPGA技術相結合的高速數據采集系統。 @@ 首先，對數據采集基本理論及系統相關技術進行了簡單地介紹。 @@ 其次，對以ADC轉換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數據采集系統進行了硬件設計和分析，并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據系統需求，對系統軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統下利用GPD編寫USB設備驅動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統的軟硬件進行了調試，給出了調試結果和分析，對出現的問題給出了解決方案。結果表明，系統符合設計要求。 @@關鍵詞：USB2.0；FPGA；SOPC；數據采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
隨著電子工業應用領域需求的增長，要實現復雜程度較高的數字電子系統，對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要，而浮點數相對于定點數，具有表述范圍寬，有效精度高等優點，在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現，對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array，現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能，將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環境下，對系統的主要模塊進行開發設計及功能仿真，驗證了基于FPGA的浮點運算。
上傳時間： 2013-04-24
上傳用戶：咔樂塢
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
