是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術概略
標簽： Cisco
上傳時間： 2016-04-26
上傳用戶：weixiao99
這是個類似華容道的拼圖游戲，目的是把大的方塊移動到窗口的下方。
標簽：
上傳時間： 2013-11-29
上傳用戶：我干你啊
華容道可以自己設計地圖，特別好玩，如果不會可以自動解題。本人極力推薦
標簽： 地圖
上傳時間： 2013-12-20
上傳用戶：D&L37
是學習LINUX必讀的一個源碼包和2.6內(nèi)核相比可讀性更強更容于理解
標簽： LINUX 2.6 源碼 內(nèi)核
上傳時間： 2014-08-14
上傳用戶：498732662
DOS基礎教程,入門的.簡單容易懂,讓你輕松學會DOS
標簽： DOS 基礎教程
上傳時間： 2016-05-04
上傳用戶：wangyi39
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
這是一個類似華容道的拼圖游戲的JAVA源碼,經(jīng)本人修改可以進行.
標簽： JAVA 源碼 修改
上傳時間： 2014-01-21
上傳用戶：gxmm
蟲蟲下載站版權所有 京ICP備2021023401號-1
