中南大學數字電子技術課程設計--數字鐘的設計 一.設計目的 1. 進一步掌握各芯片的邏輯功能及使用方法。 2. 進一步掌握數字鐘的設計方法和和計數器相互級聯的方法。 3. 進一步掌握數字系統的設計和數字系統功能的測試方法。 4. 進一步掌握數字系統的制作和布線方法。 二.設計要求 1．設計指標 數字鐘具有顯示時、分、秒的功能； 有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間； 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時，報時聲音四低一高； 并且要求走時準確。 2．設計要求 畫出電路原理圖（或仿真電路圖）； 元器件及參數選擇，有相關原器件清單； 3．制作要求 自行裝配和調試，并能發現問題和解決問題。 4．編寫設計報告 寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。
上傳時間： 2013-12-25
上傳用戶：netwolf
本書詳細地講解了 Windows CE BSP 開發平臺 Platform Build 4.2的建立過程、Windows CE BSP 板級支持包的開發、驅動程序的設計以及基于 Embedded Visual C++嵌入式 Windows CE 應用程序的設計和開發等，內容覆蓋 Windows CE 開發的全過程，它不僅可以作為嵌入式 Windows CE 開發的初學者作為實踐教程，而且對于 Windows CE 開發人員也有一定的參考價值。
標簽： Windows BSP Platform Embedded
上傳時間： 2014-01-21
上傳用戶：xuanjie
* 一、功能: Timestamp驅動演示代碼. * 二、該源碼需要硬件開發板的支持,因為ISS對Timestamp定時器的模擬還不夠精確 * 如果將該源碼運行于ISS模式下,將得不到精確的結果 * 三、運行前提: * 1. 選擇包含JTAG_UART和定時器的NiosII系統(ptf文件) * 其中的定時器要求: * (1) 具備可寫的period寄存器 * (2) 具備可讀的snapshot寄存器 * 2. 在系統庫屬性中完成下面的配置: * (1) 將stdout映射到JTAG_UART * (2) 將定時器映射為Timestamp時鐘
上傳時間： 2016-04-01
上傳用戶：diets
< B語言與方法：實用形式化開發指南>> 本書介紹了B抽象機符號語言以及用于支持形式化規格說明和高集成 系統開發的方掛。首先，介紹了B 語言的發展歷史及與其他語言的關系，然 后，從集合、序列等基本數學符號表示到B 語言的結構化機制，再到它所支 持的大型程序設計方法，全面地介細了B 符號語言的描述方法。
上傳時間： 2014-11-29
上傳用戶：康郎
主要活動和服務過程中存在的不安全因素的特點，對容易導致高空墜落、物體打擊、觸電、機械傷害、車輛傷害、坍塌、食物中毒、火災和爆炸、職業病等方面的危險源進行充分辨識（包括所有常規和非常規活動、進入作業現場所有人員以及工作場所的所有設施
上傳時間： 2014-01-17
上傳用戶：chenlong
PDIUSBD12 是一款帶有并行總線和局部DMA傳輸能力的高速USB 接口器件固件設計的目標就是 使PDIUSBD12 在USB 上達到最大的傳輸速率外圍設備例如打印機掃描儀外部的海量存儲器和數碼 相機都可使用PDIUSBD12 在USB 上傳輸數據這些設備的CPU 要忙于處理許多設備控制和數據以及圖像 處理等任務PDIUSBD12 的固件設計成完全的中斷驅動當CPU 處理前臺任務時USB 的傳輸可在后臺 進行這就確保了最佳的傳輸速率和更好的軟件結構同時簡化了編程和調試 后臺ISR 中斷服務程序和前臺主程序循環之間的數據交換通過事件標志和數據緩沖區來實現例 如PDIUSBD12 的批量輸出端點可使用循環的數據緩沖區當PDIUSBD12 從USB 收到一個數據包那 么就對CPU 產生一個中斷請求CPU 立即響應中斷在ISR中固件將數據包從PDIUSBD12 內部緩沖區 移到循環數據緩沖區并在隨后清零PDIUSBD12 的內部緩沖區以使能接收新的數據包CPU 可以繼續它當 前的前臺任務直到完成例如打印當前頁然后返回到主循環檢查循環緩沖區內是否有新的數據并開始其 它的前臺任務
上傳時間： 2016-04-10
上傳用戶：13160677563
供了獲得CPU序列號和網 卡Mac地址的方法。 1.Delphi中可這個控件或這個動態庫。控件提供了兩個屬性，MacAddress和CPUSerialNumber。 2.Delphi外的語言，請使用這個動態庫。動態庫提供了兩個函數，GetCPUSerialNumber和GetMacAddress 這些函數和控件，在win2000和winXP中測試通過，在多CPU、多硬盤、使用了并列存儲技術的大型服務器上，也測試通過。 在軟件保護中,我們常常要用到機器的標識。根據作者的經驗，在好些服務器上無法取得硬盤序列號。特別是在那些使用了 并列存儲技術或做了鏡象的硬盤。網卡也容易更換，因此作者建議使用CPU序列號。 在同一個壓縮包里，還有一個注冊碼例子程序，演示如何用注冊碼對軟件進行保護！(含delphi源程序）
上傳時間： 2014-01-12
上傳用戶：evil
FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀時鐘（rd_clk）、 與寫時鐘同步的寫有效（wren）和寫數據（wr_data） 、與讀時鐘同步的讀有效（rden）和讀數據（rd_data） 為了實現正確的讀寫和避免FIFO的上溢或下溢，給出與讀時鐘和寫時鐘分別同步的FIFO的空標志（empty）和 滿標志（full）以禁止讀寫操作。
上傳時間： 2014-01-25
上傳用戶：趙云興
1、二進制、八進制、十進制及十六進制數的加、減、乘、除、乘方、取模等簡單計算 2、科學計算函數，包括(反)正弦、(反)余弦、(反)正切、(反)余切、開方、指數等函數運行 3、以角度、弧度兩種方式實現上述部分函數（對操作時計算結果能無限次隨意進行角度和弧度轉換） 4、具備歷史計算的記憶功能（輸入和計算結果表達式能查找歷史表達式，如不存在放進歷史表達式框中去，如存在則不做歷史存儲操作，并能從歷史中找出來反射到輸入框和輸出框。） 5、對不正確的表達式能指出其錯誤原因
上傳時間： 2013-12-01
上傳用戶：xjz632
PSoC(可編程片上系統)是Cypress半導體公司生產的包含有8位微處理器核和數字與模擬混合的信號陣列芯片，其應用領域與8位的MCU相同。與8位的MCU的區別在于PSoC的數字周邊資源(如定時器、PWM、UART等等)和模擬周邊資源(放大器、比較器、濾波器等等)以數字模塊和模擬模塊的方式給出。不同型號的PSoC芯片的差異，主要是擁有數字模塊和模擬模塊的數量不同，用戶可以根據自己的需要來定義這些模塊。所有這些預定義的模塊稱為用戶模塊。在PSoC Express出現以前，開發PSoC的應用項目與MCU的應用開發相似，使用PSoC Designer集成開發環境，根據項目的需要調用和配置資源(用戶模塊)，然后編寫代碼(C或匯編)、編譯、調試等步驟，制成目標芯片。
標簽： Cypress PSoC 8位微處理器 可編程片上系統
上傳時間： 2013-12-31
上傳用戶：netwolf
<dl id="okqiq"></dl>