網(wǎng)際網(wǎng)路socket程式設(shè)計(jì)之聊天程式,Client端,編譯環(huán)境：Bloodshed Dev-C++ 4.9.9.2
標(biāo)簽： Bloodshed socket Client Dev-C
上傳時(shí)間： 2014-01-22
上傳用戶：hanli8870
多媒體相關(guān)專輯 48個(gè) 11.7GMATLAB 程式設(shè)計(jì)與應(yīng)用 張智星.rar
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
機(jī)械五金類專輯 84冊(cè) 3.02G滑塊設(shè)計(jì) 15個(gè) 10.2M.rar
機(jī)械五金類專輯 84冊(cè) 3.02G包裝工程設(shè)計(jì)手冊(cè) 590頁(yè) 10.7M.pdf
MP3 PCB布局設(shè)計(jì)指南.pdf 只供學(xué)習(xí)之用
標(biāo)簽： MP3 PCB pdf 布局
上傳時(shí)間： 2018-04-17
上傳用戶：yulin3192
58.8V7A.設(shè)計(jì)筆記 UCC38051D(SOIC-8) PFC 功率拓?fù)湓O(shè)計(jì)
標(biāo)簽： 58 8v7a
上傳時(shí)間： 2021-12-04
上傳用戶：
臺(tái)灣成功大學(xué)的關(guān)于無人機(jī)自動(dòng)駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機(jī)速度控制器設(shè)計(jì)與實(shí)現(xiàn) 無人飛行船自主性控制設(shè)計(jì)與實(shí)現(xiàn) 無人飛行載具導(dǎo)引飛控整合自動(dòng)駕駛儀參數(shù)選取之研究 無人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標(biāo)簽： lunwen
上傳時(shí)間： 2013-08-03
上傳用戶：luominghua
開關(guān)電源基本原理與設(shè)計(jì)介紹，臺(tái)達(dá)的資料，很好的
標(biāo)簽： 開關(guān) 電源基本
上傳時(shí)間： 2013-04-24
上傳用戶：cursor
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
